LOADING/STORING FUNCTION UNIT OF MICROPROCESSOR AND APPARATUS FOR INFORMATION PROCESSING

Publication number: JP7182167 (A)

Publication date: 1995-07-21 Inventor(s): IIIRIAMII FM

UIRIAMU EMU JIYONSON; DEIBITSUDO BII UITSUTO;

MIYURARI CHINAKONDA +

Applicant(s): ADVANCED MICRO DEVICES INC +

Classification:


G06F12/08; G06F9/312; G06F9/38; G06F12/08; G06F9/312; G06F9/38; (IPC1-7): G06F12/08; G06F9/38

- European: G06F9/312; G06F9/38D; G06F9/38D; G06F9/38E Application number: JP19940260699 19941025

Priority number(s): US19930146376 19931029

Abstract of JP 7182167 (A)

PURPOSE: To perform plural load operations in parallel and to perform the stars transfer operation by a super-scalar microprocessor provided with a load store function until and a corresponding data cache. CONSTITUTION: A load/store function until 13th includes plural entire RSO to RSO 3 of a hobing station 124, which are accessed in parallel and a report plural plural plural buffer entires RSO to RSO 3 of a hobing station 124, which are accessed in parallel and a rebuffer count 15 howing plural buffer entires RSD to SBS. Slove buffer entire are constituted so as to provide such firstler filter out buffer that the output form a lower-order entry of the buffer is given as the input to a highpor-order entry.



Also published as:

图 EP0651323 (A1) 图 EP0651323 (B1)

因 US6298423 (B1) 因 US5878245 (A) 因DE69433339 (T2)

Data supplied from the espacenet database --- Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-182167 (43)公開日 平成7年(1995)7月21日

最終質に続く

(51) Int.Cl. ⁶	識別記号 庁	内整理番号	F I	技術表示箇所
G06F 9/38	370 A			
12/08	C 76	08-5B		

審査請求 未請求 請求項の数18 OL (全 26 頁)


			•
(21)出願番号	特膜平6-260699	(71)出願人	591016172
			アドバンスト・マイクロ・ディバイシズ・
(22)出願日	平成6年(1994)10月25日		インコーポレイテッド
			ADVANCED MICRO DEVI
(31)優先権主張番号	146376		CES INCORPORATED
(32) 優先日	1993年10月29日		アメリカ合衆国、94088~3453 カリフォ
(33) 優先権主張国	米国 (US)		ルニア州、サニィペイル、ピィ・オゥ・ボ
			ックス・3453、ワン・エイ・エム・ディ・
			プレイス (番地なし)
		(74)代理人	弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 マイクロプロセッサのロード/ストア機能ユニットおよび情報処理用装置

(57)【要約】

【目的】 ロード/ストア機能ユニットおよび対応する データキャッシュを有するスーパースカラマイクロプロ セッサによって、複数のロード動作を並列に行ない、か つストア転送動作を行なう。

【構成】 ロード/ストア機能ユニット(134)は並 列にアクセスされデータキャッシュ (150) に並列に 結合される保留ステーション (124) の複数個のエン トリ (RS0-RS3)と、複数個のバッファエントリ (SB0-SB3)を有するストアバッファ回路(18) 0)とを含む。ストアバッファエントリはバッファの下 位エントリからの出力が上位エントリへの入力として与 えられる先入れ先出しバッファを与えるように構成され 3.



【特許請求の範囲】

[請求項1] 複数個のロード動作を差例に実行するためのロード機能ユニットであって、ロード動作を一時的
に保持するための段階ステーション回路を含むロード機 能ユニットを備え、前記保留ステーションエリ路を含むエントリとを含み、前記第2分の保留ステーションエントリと第2の保留ステーションエントリ は前記第1の保留ステーションエントリに保留ステーションエントリ 可能に第1の保留ステーションエントリに保留ステーションエントリ エントリ上記を含み、前記第2の保留ステーションエントリ が記第1の保留ステーションエントリに保留ステーション エントリと前記第2の保留ステーションコントリントリ より、かつ第2の口ード信号を前記第1の保留ステーション と前記第2の保留ステーションとに与える、力信号マ ルチアレク中間路と

前配第1の入力ロード信号と前記第2の入力ロード信号とのうちのどちらを前に第1の保留ステーションエントリカよび前記第2の保留ステーションエントリカはかけません。 お記ロード機能エニットはさらにストアアレイとデータキャッシュでか、前記ストアアレイは第1のデータキャッシュボートと第2のデータキャッシュボートと第2のデータキャッシュボートと第2のデータキャッシュボートとのお記まりの代表ステーションエントリと前記では、100円ので

前記データキャッシュコントローラは前記ロード制御回 路に結合される、ロード機能ユニット。

【請求項2】 前記保留ステーション回路はデータキャッシュデータを並列に受取り、かつ前記データキャッシュデータを第1の結果パスと第2の結果パスとに並列に与える保留ステーションドライバ回路をさらに含む、請求項1に記載のロード機能ユニット。

【請求項3】 前記ロード制御回路はタイプコード一致 信号に応答して前記第1の保留ステーションエントリと 前記第2保留ステーションエントリのどちらによってど のロード信号が取出されるかを制御し、

前記タイプコード―致信号は、タイプコードバスからの タイプコードが所定のロード機能ユニットタイプコード に一致する場合に前記ロード制御回路によって発生す る、請求項1に記載のロード機能ユニット。

【請求項4】 前記保留ステーション回版化第3の保留 ステーションエントリセラさらに含み、前記第3の保留ス テーションエントリは前記第2の保留ステーションエントリに結合されて前記第2の保留ステーションエントリ出力を与え、前記第 3の保留ステーションエントリ出力を与え、前記第 3の保留ステーションエントリは前記第1の保留ステーションエントリに結合されて前記第1の保留ステーションエントリは前記第1の保留ステーションエントリに結合されて前記第1の保留ステーションエントリに結合されて前記第1の保留ステーションエントリに結合されて前記第1の保留ステーションエントリに結合されて前記第1の保留ステーションエントリに結合されて ンエントリに前記第3の保留ステーションエントリ出力 を与え、前記第1の保留ステーションエントリと前記第 2の保留ステーションエントリのうちの一方は前記ロー ド制物回路の制質下で前記第3の保留ステーションエン トリ出力を収出す、請求項1に記載のロード機能ユニット。

【請求項5】 前記保留ステーション回路投第4の条留 ステーションエントリは前定第3の保留ステーションエントリに前定第3の保留ステーションエントリに結合されて前定第3の保留ステーションエントリに第4の保留ステーションエントリは前定第2の保留ステーションエントリは前定第2の保留ステーションエントリに結合されて前記第2の保留ステーションエントリに結合されて前記第2の保留ステーションエントリに結合されて前記第2の保留ステーションエントリ出力を与え、

前記第3の保留ステーションエントリと前記第2の保留 ステーションエントリのうちの「九は前記ロード明制回 路の制御下で前記第4の保留ステーションエントリ出力 を取出す、請求項4に記述のロード機能エニット、 信款す項6 「動張保留ステーション回路は、前記第1 の保留ステーションエントリと前記第2の保留ステーションエントリとそれぞれ結合される第1の加算器回路 と第2の加算器回路ときさらに含み、

前記第1の加算器回路および前記第2の加算器回路は前 記ロード信号を変現って前記ロード信号に進づいてキャ ッシュアドレス信号を与え、前記キャッシュアドレス信号を持った。 号は前記データキャッシュストアアレイ内の第1の位置 および第2の位置の各々にアクセスする、前求項1に記 続のロード掲載とユット。

【請求項7】 前記第1の加算器回路および前記第2の 加算器回路の各々は複数個のアドレス成分信号を受取 り、論理アドレス信号を与えるための論理アドレス加算 器と、

前記論理アドレス信号とセグメントベース信号とを受取 り、線形アドレスを与えるための線形アドレス加算器と を含む、請求項6に記載のロード機能ユニット。

【請求項8】 前記アドレス成分信号はAオペランド加 算器信号と、Bオペランド加算器信号と、変位加算器信 号とを含む、請求項アに記載のロード機能ユニット。 【請求項9】 前記第1の加重器同路は、

Aオペランド信号とゼロ信号とを受取り、前記ロードコ ントローラからのアドレスモード削砂時間に応答してこ れらの値のうちの1つを前記人オペランド加算部信号と して与えるためのオペランドマルチアレクサ「国路と、 Bオペランド信号と読塾列アドレス 1 信号とを受取り、 前記ロードコントローラからのアドレスモード削別情報 に応答してこれらの信号のうちの1つを前記Bオペラン ド加算部信号として与えるためのBオペランドアルチア レクサ団路と、変位信号と4信号と6号とを受取り、

前記ロードコントローラからのアドレスモード制御情報

に応答してこれらの値のうちの1つを前記変位加算器信号として与えるための変位マルチプレクサ回路とをさらに含む、請求項8に記載のロード機能ユニット。

【請求項10】 前記第2の加算器回路は、 Aオペランド信号とゼロ信号とを受取り、前記ロー

変位信号は前記論理アドレス加算器に直接与えられる、 請求項8に記載のロード機能ユニット。

【請求項11】 ストア転送動作を実行するためのスト ア機能ユニットであって、 フトア動作を保禁するための第1セトが第2のフトアバ

ストア動作を保持するための第1 および第2のストアバ ッファエントリ間路を含み、前記第2のストアバッファ エントリは前距第1のストアバッファエントリに結合さ れて前記第1のストアバッファエントリに第2のストア バッファエントリ出力を与え、前記第1のストアバッファ エントリは前部第2のストアバッファエントリに第1のスト アバッファエントリ出力を与え、前記第1のスト アバッファエントリ出力を与え、行るに前記第1のスト アバッファエントリ出力を与え、下記送動作を実行 するために、前記第2のストアバッファエントリ回路が 前記第1のストアバッファエントリ出力を取出す。 かを制御するためのフトフェントリ出力を放出す。 記入アコントローラは前記第1のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 回路と前記第2のストアバッファエントリ 目間を1前記第2のストアバッファエントリ 目間を1前記第2のストアバッファエントリ 目間を1前記第2のストアバッファエントリ 目間を1前記第2のストアバッファエントリ 目間を1前記第2のストアバッファエントリ 目間を1前記第2のストアバッファエントリ 日間を2012年 日間

【請求項12】 第3のストアバッファエントリ回路を さらに会み、前記第3のストアバッファエントリ同路は 前記第2のストアバッファエントリ回路に結合されて前 記第2のストアバッファエントリに第3のストアバッフ ァエントリ出力を与え、前記第1のストアバッファエン トリ同路は前記第3のストアバッファエントリ回路に結 合されて前記第3のストアバッファエントリ回路に第1 のストアバッファエントリ出力を与え、かつ前記第2の ストアバッファエントリ回路は前記第3のストアバッフ ァエントリ回路に結合されて前記第3のストアバッファ エントリ同路に第2のストアバッファエントリ出力を与 え、さらに前記ストアコントローラは前記第3のストア バッファエントリ回路に結合され、前記第1および第2 のストアバッファエントリ出力を用いてストア転送動作 を実行するために、前記第3のストアバッファエントリ 回路が前記第1のストアバッファエントリ出力を取出す かまたは前記第2のストアバッファエントリ出力を取出 すかを制御する、請求項11に記載のストア機能ユニッ ١.

【請求項13】 第4のストアバッファエントリ回路を さらに含み、前記第4のストアバッファエントリ回路は 前記第3のストアバッファエントリ回路に結合されて前 記第3のストアバッファエントリに第4のストアバッフ ァエントリ出力を与え、前記第1のストアバッファエン トリ同路は前記第4のストアバッファエントリ回路に結 合されて前記第4のストアバッファエントリ同路に第1 のストアバッファエントリ出力を与え、前記第2のスト アバッファエントリ回路は前記第4のストアバッファエ ントリ回路に結合されて前記第4のストアバッファエン トリ同路に第2のストアバッファエントリ出力を与え、 かつ前記第3のストアバッファエントリ回路は前記第4 のストアバッファエントリ回路に結合されて前記第4の ストアバッファエントリ回路に第3のストアバッファエ ントリ出力を与え、さらに前記ストアコントローラは前 記第4のストアバッファエントリ回路に結合され、前記 第1または前記第2のストアバッファエントリ出力を用 いてストア転送動作を実行するために、前記第4のスト アバッファエントリ回路が前記第1のストアバッファエ ントリ出力を取出すかまたは前記第2のストアバッファ エントリ出力を取出すかを制御する、請求項12に記載 のストア機能ユニット。

【請求項14】 前記第1のストアバッファエントリ回 路および前記第2のストアバッファエントリ回路の各々 はストアバッファエントリを保持するためのストアバッ ファレジスタ回路と、

どの信号が前記ストアバッファレジスタ回路に与えられ て保持されるのかを制御するためのストアバッファマル チアレクサ回路とを含む、請求項11に記載のストア機 能ユニット。

【請求項15】 前記ストアバッファレジスタ回路は前 記ストアバッファエントリのストアバッファデータエン トリを保持するためのストアバッファエントリデータレ ジスタと、

前記ストアバッファエントリのストアバッファアドレス エントリを保持するためのストアバッファエントリアド レスレジスタと、

前記ストアバッファエントリのストアバッファタグエン トリを保持するためのストアバッファエントリタグ部分 とを含む、請求項14に記載のストア機能ユニット。 【請求項16】 前記ストアバッファマルチプレクサ回

【請求項16】 前記ストアバッファマルチプレクサ回 路は複数個のデータ信号を受取り、前記複数個のデータ 信号のうちの1つを前記ストアコントローラの制御下で 前記ストアバッファデータエントリとして与えるための データバイトマルチプレクサ回路と、

複数個のアドレス信号を受取り、前記複数個のアドレス 信号のうちの1つを前記ストアコントローラの制御下で 前記ストアバッファドレスエントリとして与えるため のアドレスバイトマルチプレクサ回路と、 複数個のタグ信号を受取り、前記複数個のタグ信号のう ちの少なくとも1つを前記ストアコントローラの制御下 で前記ストアバッファタグエントリとして与えるための タグマルチプレクサ同路とを含む、請求項15に記載の ストア機能ユニット。

【請求項17】 キャッシュに対してロード動作および ストア動作を並列に実行する、マイクロプロセッサのロ ード/ストア機能ユニットであって、

ロード動作およびストア動作を一時的に保持するための 保留ステーション回路を含み、前記保留ステーション回 路は第1の保留ステーションエントリと第2の保留ステ ーションエントリとを含み、前記第1の保留ステーショ ンエントリと前記第2の保留ステーションエントリとは データキャッシュの第1のボートと第2のボートとに結 合され、さらにストア動作を一時的に保持するためのス トアバッファ回路を含み、前記ストアバッファ回路はス トア動作を一時的に保持するための第1のストアバッフ ァエントリと第2のストアバッファエントリとを含み。 前記ストアバッファエントリのうちの少なくとも1つは 前記保留ステーションエントリのうちの少なくとも1つ に結合され、さらに前記保留ステーションエントリおよ び前記ストアバッファエントリを制御するための制御回 路を含み、前記制御回路は前記保留ステーション回路と 前記ストアバッファ回路と前記データキャッシュとに結 合される、ユニット。

【請求項18】 情報処理用装置であって、

情報を保持するための外部メモリと プロセッサバスを介して主メモリに結合されるプロセッ

サとを含み、

前記プロセッサは前記外部メモリに結合されて前記情報 を一時的に保持するためのキャッシュと、 ロード動作およびストア動作を実行するためのロード/ ストア機能ユニットとを含み、前記ロード/ストア機能 ユニットはロード動作およびストア動作を一時的に保持 するため保留ステーション回路を含み、前記保留ステー ション回路は、前記データキャッシュの第1のボートと 第2のポートとに結合された第1の保留ステーションエ ントリと第2の保留ステーションエントリとを含み、さ らに第1のストアバッファエントリと第2のストアバッ ファエントリとを含んでストア動作を一時的に保持する ためのストアバッファ回路を含み、前記ストアバッファ エントリのうちの少なくとも1つは前記保留ステーショ ンエントリのうちの少なくとも1つに結合され、さらに 前記保留ステーション回路と前記ストアバッファ回路と 前記データキャッシュとに結合されて、前記保留ステー ションエントリおよび前記ストアバッファエントリを制 御するための制御回路を含む、情報処理用装置。

【発明の詳細な説明】

[0001]

【発明の背景】本発明はマイクロプロセッサに関し、よ

り特定的には、高性能なデータキャッシュおよびロード /ストア継能ユニットを有するマイクロプロセッサに関

【0002】マイクロプロセッサは 1つまたは非常に 少数の半導体チップトで実現されるプロセッサである。 半導体チップ技術によりマイクロプロセッサ内の回路密 度および速度が増大してきているが、マイクロプロセッ サと外部メモリとの相互接続はパッケージング技術の制 約を受けている。オンチップ相互接続にかかる曹用は非 常に安いが、オフチップ接続の費用は非常に高い。マイ クロプロセッサの性能を向上しようとするどのような技 術も、パッケージング技術、およびプロセッサとその外 部メモリとの物理的分離という制約内で、増大する回路 密度および速度を利用しなければならない。同路密度が 増大しているために、増々、設計が複雑になっている が、マイクロプロセッサの動作はユーザがマイクロプロ セッサの使用方法を理解できるように単純かつ明快かま までなくてはいけない。

【0003】既存のマイクロプロセッサはスカラ計算に 向けられているものが大半であるが、マイクロプロセッ サの進化の点から言えば、スーパースカラマイクロプロ セッサが論理的には次のステップである。スーパースカ ラという用語は、スカラ命令を同時に実行することによ って性能を向上させるコンピュータ実現のことである。 スカラ命令とは、典型的には汎用マイクロプロセッサで 見られるタイプの命令である。今日の半導体処理技術を 用いれば、かつては大規模な科学的プロセッサにしか適 用できなかった高性能な技術を 1 つのプロセッサチップ に組入れることができる。しかしながら、大規模プロセ ッサに用いられる技術の多くは、スカラ計算には滴さな いか、またはマイクロプロセッサに用いるには高価すぎ **3.**

【0004】マイクロプロセッサはアプリケーションプ ログラムを実行する。アプリケーションプログラムは命 令群からなる。アプリケーションプログラムの実行にお いては、プロセッサはあるシーケンスで命令を取出しか つ実行する。たった1つの命令を実行するのにも、命令 を取出し、デコードし、そのオペランドをアセンブル し、命令によって特定される動作を実行し、かつ命令の 結果を記憶に書込むといういくつかのステップがある。 命令の実行は周期的クロック信号によって制御される。 クロック信号の周期はプロセッササイクル時間である。 【0005】プロセッサがプログラムを完了するのにか かる時間は次の3つの要因、すなわちプログラムを実行 するために必要な命令の数、命令を実行するために必要 なプロセッササイクルの平均数、およびプロセッササイ クル時間によって決定される。プロセッサの件能は所要 時間を減じることによって向上するが、これには上の要 因のうちの1つ以上のものが減らされる必要がある。

【0006】マイクロプロセッサの性能を向上させる一

方法としては、パイプライン処理と呼ばれる技術を用い て異なる命令のステップを重ねることである。命令をパ イプライン処理するためには、パイプライン段と呼ばれ る独立したユニットによって様々なステップの命令の実 行が行なわれる。パイプライン段はクロック決めされた レジスタによって分離される。異なる命令のステップ が、異なるパイプライン段中で独立して実行される。パ イプライン処理は、プロセッサが1度に1つ以上の命令 を取扱うことを可能にすることによって、命令の実行に 必要な合計時間は低減できないが、命令の実行に必要な 平均サイクル数を低減する。 このことはプロセッサのサ イクル時間を目に見えるほどは増大させることなく行な われる。典型的には、パイプライン処理は1命令当たり の平均サイクル数を3分の1ほどにも低減する。しかし たがら、分岐命令を実行する場合は、パイプラインは分 岐動作結果がわかり正しい命令が実行用に取出されるま で停止することがあるかもしれない。これは分岐遅延べ ナルティとして知られている。また、パイプライン段の 数を増大すると、典型的には1命令当たりの平均サイク ル物に関する分岐遅延ペナルティを増大させる。

[0007] プロセッサの性能を向上させる他の方法としては、マイクロプロセッサが命令オペランドをアセン ブルし、かつ命令の結果を書込む速度を増大することで ある。これらの機能はそれぞれロードおよびストアと呼ばれる。これら阿姨能はイクロプロセッサのデー タキャッシュの使用に依許する。

【0008】初期のマイクロプロセッサの発展の間に は、命令の実行時間と比べて命令を取出すのにかかる時 間が長かった。このことが複合命令セットコンピュータ (CISC)プロセッサ開発の動機となった。CISC プロセッサは、利用可能な技術を用いるとすれば、1命 令当たりのサイクル数は命令を取出すのにかかるサイク ルの数によってほぼ決定されるという知識に基づいてい た。性能の向上のために、CISCアーキテクチャの2 つの主要な目標は、所与のタスクに必要な命令の数を低 減することと、これらの命令を密度高くエンコードする こととであった。パイプライン処理を用いると、デコー ドおよび実行サイクルは相対的に長い命令フェッチと通 常は重なるため、命令をデコードしかつ実行するのにか かる平均サイクル数を増やすことによって上記のような 目標を達成してもよかった。このような前提のもとに、 CISCプロセッサはプロセッサ内部のデコードおよび 実行時間を犠牲にして密度高くエンコードされた命令を 発展させた。複数サイクルの命令によって命令全体の数 が減り、命令取出し時間が減るため全体の実行時間が短 くなった。

【0009】1970年代後半から1980年代初めに かけて、メモ技術およびパッケージング技術が急速に変 化した。メモリ密度および速度は、キャッシュと呼ばれ る高速ローカルメモリをプロセッサの近くに実現し得る ほどまで増大した。キャッシュは、プロセッサが一時的 に命告およびデータを記憶するために用いる。キャッシ 本を用いて命かより迅速に限出される場合。以前は命 令取出し時間内に隠されていたデコードおよび実行時間 によって性能が限定される。命令の数は1つの命令を実 行するのにかかみ平均サイクル数ほどには性能に影響を みぼさかい。

【0010】命令の取出しが命令の実行よりそれほど時 間がかからないようになるまでメモリおよびパッケージ ング技術が向上したことは、縮小命令セットコンピュー タ(RISC)プロセッサの開発の動機となった。性能 の向上のために、RISCアーキテクチャの主たる目標 は、命令の総数はいくぶん増やしても、命令の実行にか かるサイクルの数を減らすことである。1命令当たりの サイクル数と命令の数との間のトレードオフは1対1で はない。CISCプロセッサと比較して、RISCプロ セッサは典型的には命令の数を30%から50%増やす 一方で、3分の1-5分の1にまで1命令当たりのサイ クル数を減らす。RISCプロセッサは、コンパイラが 全体の命令カウントを減らすことを助けるため、または 1命令当たりのサイクル数を減らすことを助けるため に、多数の汎用レジスタならびに命令およびデータキャ ッシュなどの補助的特徴に依存する。

[0011] 連盟物をRISCプロセッサ サイクル毎に1つの命令を実行する。スーパースカラプ ロセッサは、現なるパイア段中で被認の命令を同時に実 行できることに加え、同じバイアライン段中でも複数の 命を同時に実行できるため、パイプタイン段通られた スカラRISCプロセッサで可能であった以上に1命令 当たりの平均イクル数を低減する。スーパースカラと いり周囲は、報学計算で一般的であるペクトルまたは配 別に対する複数の同時流波とは異なった、スカラ量に対 する複数の同時流波を指揮するものである。

[0012] スーパースカラプロセッサは概念的には単純であるが、性能を向上させるためにはプロセッサのパイプラインの機能大する以上のことが必要である命令を実行することが可能となるが、いかなる命令シーケンスもこの能力を利用できるとは限々ない。命令は互いに強としておらず相関の目でおり、このような相関関係はいくつかの命令が同じパイプライン段を占有するとと程度する。そらに、命令をデコードしかつ実行するプロセッサの機構は、同時に実行可能と命令を発見する能力において大きく異なることがある。

【0013】スーパースカラ技術は、主として命令セットさよび他のアーキテクチャの特徴から独立したプロセッサの組織に関する。したがって、スーパースカラ技術の魅力の1つは、既存のアーキテクチャとコードレベルで互換性があるプロセッサを開発する可能性があるアースカラ技術の多くはRISCアーをある。スーパースカラ技術の多くはRISCアーキアある。スーパースカラ技術の多くはRISCアーキア

クチャまたはCISCアーキテクチャのどちらにも同じ ように十分に適用可能である。しかしながら、数多くの RISCアーキテクチャには規則性があるため、スーパ ースカラ技術はまずR I SCプロセッサ設計に適用され ている。

【0014】単一サイクルのデコードに適合していると いうRISCプロセッサの命令セットの属性はまた、同 じクロックサイクル中に複数のR I SC命令をデコード する場合にも適合するであろう。これらの属性には、一 般的な3オペランドのロード/ストアアーキテクチャ. わずか数命令分の長さしか持たない命令、わずか数アド レスモードしか用いない命令、固定幅レジスタ、および 命令フォーマット内のわずか数箇所のレジスタ識別子に 対する演算をする命令が含まれる。スーパースカラRI SCプロセッサを設計する技術はニュージャージー州エ ングルウッド・クリフス (Englewood Cliffs, New Jers ev) のプレンティス・ホール社 (Prentice-Hall, Inc.) (サイモン・アンド・シュースター (Simon & Schuste r) の一部門のウィリアム・マイケル・ジョンソン (Wil liam Michael Johnson)による1991年の「スーパ

ースカラマイクロプロセッサ設計 (Superscalar Microp rocessor Design)」に記載されている。

【0015】RISCアーキテクチャとは対照的に、C ISCアーキテクチャは多数の異なる命令フォーマット を用いる。幅広く使用されているCISCマイクロプロ セッサアーキテクチャの1つはX86アーキテクチャで ある。このようなアーキテクチャは138618マイクロ プロセッサに最初に導入されたが、148618 マイク ロプロセッサおよびペンティアム (PentiuTM) マイクロ プロセッサの両方の基礎となるアーキテクチャであり、 これらのマイクロプロセッサはすべてカリフォルニア州 サンタクララ (Santa Clara, California) のインテル (Intel) 社から入手可能である。X86アーキテクチ ャは、論理アドレス、線形アドレス、および物理アドレ スの3つの異なるタイプのアドレスを提供する。

【0016】論理アドレスはセグメントベースアドレス からのオフセットを示す。実効アドレスと呼ばれるこの オフセットは、マイクロプロセッサが用いているアドレ スモードのタイプに基づいている。これらのアドレスモ ードは 空位 ベース インデックスおよびスケールの 4つのアドレスエレメントの異なる組合わせを与える。 セグメントベースアドレスはセレクタを介してアクセス される。より特定的には、セグメントレジスタ中に記憶 されるセレクタはグローバルディスクリプタテーブル (GDT)中の位置を示すインデックスである。GDT 位置は、セグメントベースアドレスに対応する線形アド レスを記憶する。

【0017】論理アドレスと線形アドレス間の変換は、 マイクロプロセッサが実モードであるのかまたは保護モ ードであるのかに依存する。マイクロプロセッサが実モ ードの場合、セグメンテーションユニットはセレクタを 4ビット左へシフトし、その結果をオフセットに加えて 線形アドレスを形成する。マイクロプロセッサが保護モ 一ドの場合。セグメントユニットはセレクタが示した線 形ベースアドレスをオフセットに加えて線形アドレスを

【0018】物理アドレスはマイクロプロセッサのアド レスピントに現われるアドレスであり、外部メモリを物 理的にアドレス指定するために用いられる。物理アドレ スは必ずしも総形アドレスには対応しない。ページング がイネーブルされなければ、32ビット線形アドレスは 物理アドレスに対応する。もしページングがイネーブル されれば、線形アドレスは物理アドレスに変換されなく てはならない。この変換はページングユニットが実行す る.

【0019】ページングユニットは線形アドレスを物理 アドレスに変換するために2レベルの表を用いる。第1 レベルの表はページディレクトリであり、第2レベルの 表はページテーブルである。ページディレクトリは複数 個のページディレクトリエントリを含み、その各々のエ ントリはページテーブルのアドレスおよびページテーブ ルについての情報を含む。線形アドレスの上位10ビッ ト(A22-A31)はページディレクトリエントリを 選択するためのインデックスとして用いられる。 ページ テーブルは複数個のページテーブルエントリを含み、各 ページテーブルエントリはページフレームの実ページ番 号と呼ばれるページフレームの開始アドレスと、ページ についての統計的情報とを含む。線形アドレスのアドレ スピットA12-A21はページテーブルエントリの1 つを選択するためのインデックスとして用いられる。ペ ージフレームの開始アドレスは線形アドレスの下位12 ビットと連結されて物理アドレスを構成する。

【0020】各メモリ動作毎に2レベルの表とアクセス することはマイクロプロセッサの性能にかなり影響を及 ぼすため、x86アーキテクチャは最も最近アクセスさ れたページテーブルエントリのキャッシュを設け、この キャッシュはトランスレーションルックアサイドバッフ ァ (TLB) と呼ばれる。マイクロプロセッサはエント リがTLBにない場合だけページングユニットを使用す 8.

【0021】キャッシュを含むx86アーキテクチャに 従う最初のプロセッサは486プロセッサであり、これ は8Kバイト統合キャッシュを1つ含んでいた。ペンテ ィアムプロセッサは分離した8Kバイト命令およびデー タキャッシュを含む。486プロセッサキャッシュおよ びペンティアムプロセッサキャッシュは物理アドレスを 介してアクセスされるが、これらのプロセッサの機能ユ ニットは論理アドレスを用いて動作する。したがって、 機能ユニットがキャッシュヘアクセスする必要がある場 合、論理アドレスは線形アドレスへ、その後物理アドレ

スへ変換されなくてはならない。

[0022]

【発明の模要】パラレルにアクセスされる複数個の保留 ステーションエントリを含むロード部を有するマイクロ プロセッサを提供することによって、複数個のロード動 作をパラレルに実行することが可能であることがわかっ た。

[0023]バッファの下位エントリからの出力がバッファの上位エントリへの入力として与えられる。先入れ た出しバッファとして構成される複数値のストアバッファエントリを含むストア部を有するマイクロプロセッサ を提供することによって、ストア転送動作を実行することが可能であるということもわかった。 [0024]

【実施例】以下に、本発明を実行するための、考えられる最良のモードを詳細に説明する。以下の説明は本発明を例示するものであると意図し、限定的であるとは考えるべきではない。

【0025】図1を参照して、本発明は、X86命令セ ットを実行するスーパースカラX86マイクロプロセッ サ100の文脈において最良に理解することができる。 マイクロプロセッサ100は486XLバスまたは他の 従来のマイクロプロセッサバスを介して、物理的にアド レス指定される外部メモリ101に結合される。マイク ロプロセッサ100はバイトキュー106に結合される 命令キャッシュ104を含み バイトキュー106は命 令デコーダ108に結合される。命令デコーダ108は RISCコア110に結合される。RISCコア110 は、シフトユニット130 (SHF)、算術論理ユニッ ト131、132 (ALU0およびALU1)、特別レ ジスタブロック133 (SRB)、ロード/ストアユニ ット134 (LSSEC)、分岐セクション135 (B RNSEC)、および浮動小数点ユニット136 (FP U) などの多様な機能ユニットとともに、レジスタファ イル112およびリオーダバッファ114を含む。 【0026】RISCコア110は、命令デコーダ10 8とロード/ストアユニット134との間に結合される 変位および命令、ロードストア (INLS) バス119 とともに、機能ユニットに結合されるAおよびBオペラ ンドバス116と、タイプおよびディスパッチ (TA D) バス118と、結果バス140とを含む。 Aおよび Bオペランドバス116はまた、レジスタファイル11 2とリオーダバッファ114とに結合される。TADバ ス118はまた命令デコーダ108に結合される。結果 バス140はまたリオーダバッファ114に結合され る。 さらに、 分岐セクション 135は、 リオーダバッフ ア114と、命令デコーダ108と、命令キャッシュ1 04とにXターゲットバス103を介して結合される。 AおよびBオペランドバス116は、4つのパラレル1 2ビット幅Aタグバスと、4つのパラレル12ビット幅 Bタグバスと、12ビット幅Aタグ市がバスと、12ビット幅Bタグ市がバスと、4つの8ビット幅行充タグバスと、4つの8ビット幅で充力がバスと、4つのの8ビットル41ビット機Bオペランドバスと、4つのパラル41ビット機Bオペランドバスとを含む、タンル41ビットがスと18は、4つの3ビット幅タイプコードバスと、1つの4ビット幅アスパッチバス19は、2つの3ビット幅タ位バスと、2つの8ビット幅でがスといるためでは、2つの8ビット幅でがスと、2つの8ビット幅INLSバストを含む、変色がスと、2つの8ビット幅INLSバストを含む、

【0027】命令キャッシュ104に加えて、マイクロアロセッサ100はまたデータキャッシュ150 (DC ACHE) と物理グ回路162とを含む、データキャッシュ150 はRISCコアのロード/ストア機能ユニット134と、プロセッサ内アドレスおよびデータ(I AD) バス102とに結合される。命令キャッシュ104はまたIADバスを介して命令キャッシュ106とデータキャッシュ104はまびデータキャッシュ150は両方と相互動作する。命令キャッシュ104およびデータキャッシュ150は両方と4世が上ス指定可能でキャッシュ150は物理的に縮たているが、キャッシュ150は物理のに関わているが、キャッシュ150は物理のに関わているが、キャッシュ150は物理のに関わているが、キャッシュは両方とも同じアーキテクチャを用いて構成される。

【0028】マイクロプロセッサ100はまた、メモリ管理ユニット(MMU)164とバスインタフェースユット160(BIU)とを含む、TLB164は、IADバスと物理契約回路162とに結合される。バスインタフェースユニット160は、486XLバス等の外部マイクロプロセッサバスと共に、物理契約回路162とデータキャッシュ150とIADバス102とに結合される。

【0029】マイクロプロセッサ100は命令のシーケンスを含むコンピュータプログラムを実行する。 鬼型的 には、コンピュータプログラムはハードディスク、フロッピィディスクまたはコンピュータシステム中に位置する他の不得発性記憶媒体に記憶される。プログラムが実行といる場合、プログラムは記憶媒体から主メモリ101へロードされる。プログラムの命令および限速したデータが一旦主メモリ101に入ると、個々の命令の実行準備が行なわれ、最終的にはマイクロプロセッサ100によって実行される。

【0030】主×モリ101に配信された後、命令はパ スインタフェースユニット160を介して命令キャッシュ104へ伝えられ、そこで命令は一時昨保持される。命令アコーダ108は命令キャッシュ104から命令を敗出し、その命令を検索し、適切なアウションを決定する。たとえば、デコーダ108はある特定の命令がPOP、LOAD、STORE、AND、OR、EXOR、ADD、SUB、NOP、JUMP、条件JUM P(BRANCH)、その側の命令のいずれであるかを 決定し得る。どの特定の命令が存在するとデコーダ10 8が決定するかに依存して、命令はRISCコア110 の適切を機能ユニットにディスパッテされる。LOAD および5TOREはロードストアセクション134にデ ィスパッテされる主要な2つの命令である。ロード/ス トア機能ユニット134によって実行される他の命令に はPUSHBはドワロケがある。

【0031】典型的には、これらの命令は、OP CO DE, OPERAND A, OPERAND B, DE STINATIONというフォーマットの複数のフィー ルドを含む。たとえば、命令ADD A, B, Cは、レ ジスタAの内容をレジスタBの内容に加えてその結果を レジスタCに置くことを意味する。LOADおよびST ORE動作は多少異なるフォーマットを使用する。たと えば、命令LOADA、B、Cは、アドレスから取出し たデータを結果バストに置くことを意味し、ここでA、 BおよびCはAオペランドバス、Bオペランドバスおよ び変位バス上に位置するアドレス成分を表わし、これら のアドレス成分は組合わさって論理アドレスを与え、こ の論理アドレスはセグメントベースと組合わさって線形 アドレスを与え、そこからデータが取出される。また、 たとえば、命令STORE A, B, Cは、アドレスに よって示された位置にデータを記憶することを意味し、 ここでAはAオペランドバス上に位置する記憶データで あり、BおよびCはBオペランドバスおよび変位バスト に位置するアドレス成分を示し、これらのアドレス成分 は組合わさって論理アドレスを構成し、論理アドレスは セグメントベースと組合わさって線形アドレスを与え、 そこヘデータが記憶される。

[0032] OP CODBは、オペコードバスを介して命令デコーダ108からRISCコア110の機能ユニットへ与えられる、特定の命令のOP CODBを適切な機能ユニットに与えなくてはならないことに加えて、命令用に指定されたのとPERANDを取出して機能ユーットに持ちなくてはならない。もし特定のペランドの億かまだ引渡されていたければ、機能ユニットに命令を実行する前にその値を計算して機能ユニットに与えてはいけない。たとえば、もし現在の命令が南の命令に成をしているとすれば、現在の命令が東の音でが高いで前の命令の結果を求めなくてはいけない。この状況は後限性と呼ばれる。

[0033] 機能ニーットが特定の命令を実行するのに を要なオペランドは、レジスタファイル112またはリ オーグバッファ114のいずれかによってオペランドバ スに与えられる。オペランドバスはオペランドドを適切な 確能ユニットル道の、機能ニュットルがOP CODE、 OPERAND A、およびOPERAND Bを一旦 受取ると、機能ニニットは命令を実行し、かつその結果 を結果パス140日とに置く、結果パス140日はずべての 機能ユニットの出力およびリオーダバッファ 1 1 4 に結 合される。

【0034】リオーグパッファ114は先入れ先出し (FIFO)装置として管理される。命令アコーグ10 8が命令をプコードすると、対応するエントリがリオー グパッファ114中に割当てられる。その後、命令の突 行が空下すると、命令によって計算された結果量か例当 てられたエントリに審込まれる。もし命令に関連する例 外がなく、かつ命令に影響を及ぼす可能性のある解決シス クファイル112に書込まれ、命令は張楽される。関連 したエントリがリオーグパッファ114の光頭に野造し たとととに命令が停下していなければ、命令が完了時間 でリオーグパッファ114の進行は停止される。しかし ながら、追加のエントリの削当ては継続できる。 (00351条個難ニントトは、まだ斧でしていない

【0035】各職能上・トは、まだ完工していない命令からのOP CODEを記憶するためにそれぞれ保留ステーション回路(RS)120-126を含むが、これはなせたもその命令用のオペランドは機能ユニットにはまだ入手できないからである。各保留ステーション回路に剥削する欠けているオペランドの場所をとっておくタグとともに、命令のOP CODEを記憶する、この技術は、保留中の命令が保留ステーションでそのオペランドと組合されている間に、マイクロプロセッサ100が他の命令の実行を継続することを可能にすることによって、性能を向上させる。

○・ (0036)マイクロプロセッサ100は、デコーダ108をRISCコア110の機能ユニットから分離することによって順序外の発行ができる。より特定的には、リオーグバッファ114をおび機能ユニットの保留ステーションは、効果時に分配合ウィンドウを確立することがかって、ブコーダ108は、機能ユニットがさらたがしても命令のデコードを継続できる。命令ウィンドウは命令のアールとして機能し、機能ユニットがさらを別出す。このようルトのように、命令ウィンドウはマイクロプロセッサ100にルックアペッドで開発を募える。後期性がクリアされ不少アンドが利用可能になると、機能ニットはウィンドウ中のより多くの命令を実行し、かつデコーダはさらに多くのデコードされていない命令でウィンドウを潜たと構りで

【0037】マイクロプロセッサ100は性能を高める ためにRISCコアの分岐セグション135を使用す る。分岐が風にると次の命令は分岐の結果に依存するため、プログラムの命令ストリーム中の分岐はマイクロフ ロセッサが命令を取出ず進力を関する。分岐セクロフ コンは、命令の取出の間に発生する分岐の結果を予 謝する。つまり、分岐セグション135は、前かの地の結果の実行 かどうかを予報する。たとは、前の分岐の結果の実行 履歴を維持するために、分岐ケーゲットバッファが用い られる。この履脈に基づいて、取出されたある分岐の間 に、取出されため命令がどの分岐をとるのかの決定が なされる。もし例外または分岐の予測問題いがあれば、 予測問題いの分岐舎をに使って割当てられたリオーゲバ ッファ11 4の内容は振葉され

(0038) 図2を参照して、ロード/ストア機能ユニット134は、データキャッシュ150と相互動作し、かつすべてのLOAD命令およびすべてのSTORE命令を実行する機能ユニットである。ロード/ストア機能ユニット134は、保留ステーション回路124と、ストアバッファ回路180と、ロードストアントローラ182とを含む、保留ステーション型路124は4つの保留ステーションエントリ(RSO-RS3)を含み、かつストアバッファ回路180は4つのストアバッファエントリ(SO-SB)を含む。

【0039】保留ステーション回路124はロード動作 またはストア動作を実行するために必要なすべてのフィ ールドを保持する。データ要素はクロックサイクル毎に 2つの保留ステーションエントリへ発行され、かつクロ ックサイクル毎に2つの保留ステーションエントリから リタイアできる。保留ステーション回路124は、4つ の結果バスと、4つの41ビットAオペランドバスの4 0ビットと、4つの41ビットBオペランドバスの32 ビットと、AおよびBタグ有効バスと、4つのAタグバ スと 4つのBタグバスと 4つの行先タグバスと、4 つのタイプコードバスと、2つの変位バスと、2つの I NLSバスとともに、データキャッシュ150のポート AおよびBの32ビットデータ部分に結合される。保留 ステーション回路 1 2 4 は 4 0 ビット A オペランドバス と、32ビット保留ステーションデータバス (RDAT A A, RDATA Bのそれぞれ)と、12ビットA タグバス (TAG A) と、12ビットBタグバス (T AG B) とともに、2つの32ビットアドレスバス (ADDR A, ADDR B)を介してストアバッフ ァ同路に結合され、2つのアドレスバスはまたデータキ ャッシュ150のポートAおよびBのアドレス部分に結 合される。保留ステーション124は、保留ステーショ ンロードバスおよび保留ステーションシフトバスを介し てコントローラ182に結合される。

【0040】保留ステーション回路124に結合される ことに加えて、ストアバッファ回路180は4つの結果 バスに結合され、かつまたストアバッファロードバスお よびストアバッファシフトバスを介してロードストアコ ントローラ182に結合される。ストアバッファ回路1 80はまた14Dバス102に結合される。

【0041】保留ステーション回路124およびストア バッファ回路180に結合されることに加えて、ロード ストアコントローラ182は物理タグ回路162および リオーダバッファ114に結合される。コントローラ1 82はまたデータキャッシュ150のキャッシュコントローラ190に結合される。

【0042】データキャッシュ150は線形にアドレス 指定された4方向にインターリーブされた8Kバイト4 方向セットアソシアティブキャッシュであり、これはク ロックサイクル毎に2つのアクセスをサポートし、言い 換えればデータキャッシュ150は二重の実行をサポー トする。データキャッシュ150の各セットは128の エントリを含み、各エントリは16バイトブロックの情 報を含む。各16バイトブロック情報は4つの個々にア ドレス指定可能な32ビットバンクのラインに記憶され る。データキャッシュ150に個々にアドレス指定可能 なバンクを設けることによって、データキャッシュ15 Oは2つのポートを設けることに関連したオーバーヘッ ドを必要とすることなく、2方向にアクセス可能なデー タキャッシュとして機能する。データキャッシュ150 はデータキャッシュポートAおよびデータキャッシュポ ートBを介して2方向にアクセス可能であり、こうして データキャッシュ150は2つのロード動作を同時に実 行することができる。データキャッシュポートAは、デ ータ部分DATA Aと、アドレス部分ADDRAとを 含み、データキャッシュポートBは、データ部分DAT A Bと、アドレス部分ADDR Bとを含む。

【0043】データキャッシュ150はデータキャッシ ュコントローラ190とデータキャッシュアレイ192 とを含む。データキャッシュコントローラ190はデー タキャッシュ 150の様々な動作を統制するための制御 信号を与える。 データキャッシュアレイ192はデータ キャッシュコントローラ190の制御下でデータを記憶 する。データキャッシュアレイ192はデータ記憶アレ イ200と線形タグおよび状態アレイ202との2つの アレイで構成される。 データキャッシュアレイ200は DATA AとDATA Bとの2つのデータ信号をロ ード/ストア機能ユニット134に与える。線形タグア レイ202はロード/ストア機能ユニット134から与 えられる2つの線形アドレスADDR AおよびADD R Bを受け、かつ2つの4ビットタグヒット信号CO L HIT A0-35LUCOL HIT B0-3 をキャッシュアレイ200に与える。線形アドレスAD DR ABLUADDR BURENT-PARTEUL 200に与えられる。

【0044】ロード動作の間、ロードストア機能ユニット134の保留ステーション回路12 4はアドレスをデータキャッシュ15 0に与える b.しこのアドレスをデャッシュとットを発生すれば、データキャッシュ150 はストアレイ200の対応するバンクおよびブロック 中に配徳されているデータを展立ステーション回路12 4に与える。6 しアドレスがボートみを介してデータキャッシュ150に与えられると、データはボートみを介してデーション回路12 4に与えるれる。代替的

に、もしアドレスがポートBを介してデータキャッシュ 150に与えられると、データはポートBを介して保留 ステーション回路に与えられる。ポートAおよびポート Bを介して同時にアドレスがデータキャッシュ150に 与えられ、かつデータキャッシュ150からデータを受 mz

【0045】記憶動作の間、記憶データは保留ステーション回路124からストアバッファ回路180に与えられる。記憶動作が解除されると、記憶されているデータおよびそれに対応するアドレスはIADバスを介してデータキャッシュ150に与えられる。

【0046】図3を参照して、保留ステーション回路1 24は歩入れ先出し(FIFO)バッファとして機能す るデュアルアクセス保留ステーションである。保留ステーション四路124は、入力のマルケアレク中間第20 6と、入力1マルケアレクサ回路208と、4つのサンドプレクサロ路201、RS1 21 1、RS2 212およびRS3 213とともに、保留ステーション1加定器回路216と、保留ステーション1加度器回路218と保留ステーションドライバ回路 220とを含む。

【0047】マルチプレク中国路206および208は、入力として、4つののAオペランドバスと、4つのAオペランドバスと、4つのBオペランドスと、4つのBカイスと、4つのオペランドスと、4つのデルタグバスと、4つのアイスと、4つのアイスと、2つの変がバスとを受ける。マルチプレク中国路206および208はまた。ロード配槽コントローラ182からバス選択信号を受ける。バス選択信号はタイプコードの一数に基づいて発生する。バス選択信号はタイプコードの一数に基づいて発生する。

【0049】第1の組のパス選択信号の制御下で、マルチプレクサ回路206は、第1のマルチプレクスされた保留ステーション入力信号【INPUT 0】を与え、これは保留ステーションへの入力信号として与えられる。INPUT 0信号は、Aオペランドバスのうちの1つからの信号と、Bオペランドバスのうちの1つからの信号と、Aタグバスのうちの1つからのタグと、対応するタグ有効バスからのAクグに対応するタグ有効バスからのAクグに対応するタグ有効バスのうちの1つからのタグと、対応する

タグ有効バスからのBタグに対応するタグ有効ビット と、行先タグバスのうちの1つからの行先タグと、オペ コードバスのうちの1つからのオペコードと、変位バス のうちの1つからの変位とを含む。第2の組のバス選択 信号の制御下で、マルチプレクサ回路208は、第2の マルチプレクスされた保留ステーション入力信号(IN PUT 1)を与え、これは保留ステーションへの第2 の入力信号として与えられる。INPUT 1信号は、 Aオペランドバスのうちの1つからの信号と、Bオペラ ンドバスのうちの1つからの信号と、Aタグバスのうち の1 つからのタグと、対応するタグ有効バスからのAタ グに対応するタグ有効ビットと、Bタグバスのうちの1 つからのタグと、対応するタグ有効バスからのBタグに 対応するタグ有効ビットと、行先タグバスのうちの1つ からの行先タグと、オペコードバスのうちの1つからの オペコードと、変位バスのうちの1つからの変位とを含 ŧr.

び。 【0050】保留ステーションエントリ210-213 の各々は、ロードおよびシフトビットのそれぞれととも
に、2つの入力信号1NPUT 0および1NPUT 1を遊剤に受ける。保留ステーションエントリ210-213はまた、4つの結果バスの各々から入力を受け、これらの結果バス人力はエントリのAオペランド部分およびBオペランド部分のみに与えられる。AオペランドタグおよびBオペランドタグトを分が行先クがスのうちの1つの上にある情報に対するとットを与えると、対応する結果バスから何情報が取出され、かつ保留ステーションエントリのAオペランドフィールド中へロードされる。

【0051】さらに、保留ステーションエントリRS0 は保留ステーションRS1またはRS2のいずれかから 保留ステーションエントリを受け、保留ステーションエ ントリRSOはRSO保留ステーションエントリの一部 (Aオペランド部分)をRDATA A信号としてスト アバッファ回路180に与え、かつすべてのRSO保留 ステーションエントリをR0加算器216に与える。R 0加算器216はこの保留ステーションエントリを用い てADDR A信号を発生する。保留ステーションエン トリRS1は保留ステーションRS2およびRS3から 保留ステーションエントリを受け、保留ステーションエ ントリRS1はRS1保留ステーションエントリの一部 (Aオペランド部分)をRDATA B信号としてスト アバッファ同路180に与え、かつすべてのRS1保留 ステーションエントリをR1加算器218に与える。R 1加算器218はこの保留ステーションエントリを用い てADDR B信号を発生する。保留ステーションRS 2は保留ステーションRS3から保留ステーションエン トリを受け、保留ステーションエントリRS2はRS2 保留ステーションエントリを保留ステーションRS1お

よびRSOに与える。保留ステーションRS3はRS3 保留ステーションエントリを保留ステーションRS2お よびRS1に与える。

[0052]バラレル転送構造とともに保留ステーションからの並列の入力および出力を与えることによって、保留ステーション回路124は1サイクル当たり1つまたは2つのロード動作を実行し得る。より特定的には、ロードはよびシフト信号を用いて、コントローラ182は、1つまたは2つの保留ステーションエントリカテのサイクル中にロードまたはシフトされ得るように保留ステーションエントリのロードおよびシフトを制御する。

【0053】1サイクル当たり1つの保留ステーション エントリが実行されている場合、保留ステーションRS のはロード動作的まだびえ下万動作の両方のために保留ステーションエント さらに、RSのはストア動作のために保留ステーション エントリをストアバッファ18のに保留ステーション ションRS1は保留ステーションエントリを保留ステーション ションRS0に与え、保留ステーションエントリを保留ステーション ションRS0に与え、保留ステーションRS1に与え、 かつ保留ステーションRS3は保留ステーションエントリ 少を保留ステーションRS3は保留ステーションエントリ りを保留ステーションRS2に与える。 かのには、RSの調整到路216によって発生たカアド レスに対応するデータがドライバ回路220に与えられ

エントリが実行されている場合、保留ステーションRS りおよびRS1はロード動作およびストア動作の両方の かかた全保留ステーションエントリを加算器回路21 6、218に与える。保留ステーションRS2およびR S3は保留ステーションエントリを保留ステーションR S0もよびRS1のそれぞれに与える。ロード動作のためには、RS0およびRS1加算器回路によって発生したアドレスに対応するデークがデークキャッシュ150 からDATA AbまびDATA Bとして与えんる。1サイクル当たり2つの保留ステーションエントリ が実行され、かつ一方の動件はコードでより他が今に行るれ、かつ一方の番件となった実行され、な

【0054】1サイクル当たり2つの保留ステーション

【0055】ロードによりキャッシュミスが発生すれば、ロードミスアルドリズムを実行しなくてはいけない、このロード側がリズムを実行しなくてはいけない、このにからればいりなイアするROPとなるまで開始されない。このため、ロードはRSの保事ステーション中で脅す。リオーグバッファからの開発信号を作っためたリオーグバッファにドライブバックされる。
「00561日金参照して、各保留ステーションエン

保留ステーションエントリがストアバッファ180に与

トリ124は、保留ステーションエントリ有効ビット ビットBオペランドフィールドと、32ビット変位フィ ールドと、4 ピット行先タグ (DTAG) フィールド と、8ビットオペコードフィールドと、8ビット追加オ ペコード情報 (INLS) フィールドとを含む。さら に、各保留ステーションエントリはまた、4 ビットAオ ペランド F位バイトタグ (ATAGU) と、4ビットA オペランド中位バイトタグ (ATAGM) と、4ビット Aオペランド下位バイトタグ (ATAGL)と、4ビッ トBオペランド上位バイトタグ (BTAGU) と、4 ビ ットBオペランド中位バイトタグ (BTAGM) と、4 ビットBオペランド下位バイトタグ(BTAGL)と を、対応するAオペランドタグ有効ビットおよびBオペ ランドタグ有効ビットとともに含む。各保留ステーショ ンエントリはまた、対応する取消ビット(C)を含む。 【0057】Aオペランド上位、中位および下位バイト タグは、整数オペランドの上位、中位および下位部分用 のタグである。整数オペランドはこのように除算される が、これはなぜならx86アーキテクチャでは、x86 整数の下位半ワードの上位バイトもしくは下位バイト、 下位半ワード、または32ビット倍長語全体のいずれか を参照することが可能なためである。したがって、Mお よびしは下位半ワードの上位バイトおよび下位バイトを 示し、かつUはBオペランド用の上位半ワードおよびA オペランド用の残りの上位ビット(Aオペランドの残り の部分は16ビットまたは24ビットのいずれかであり 得るため)を示す。下位半ワードを参照する場合、Lタ グおよびMタグは同じ値に設定される。保留ステーショ ンエントリ中で係属中である32ビット値を参照する場 合、3つのタグすべてが同じ値に設定される。

【0058】 散消ビットは特定のオペコードが取消されることを示し、このビットは何らかのオペコードが予測 該別分物内にある場合に散定される、オペコードが予測 されるのは、実行されるストトがデータキャッシュ150中でヒットした取消されたストア・グストアバッフ・回路180に入ることを防止するためである。取消されたロードはデータキャッシュ150中でヒットした可能するためである。取消されたロードはデータキャッシュ150中にヒットがあっても結果を戻すだけであり、ロードはどの状態も更新しないために問題とはなっなか、

【0059】保留ステーションエントリの保留ステーションエントリ有効ビットは、INPUT 0入力信号もよびINPUT 1入力信号のディスパッチ有効ビット部外に結合される名入力信号有効ビットは、ディスパッチカグに大統合される名入力信号有効ビットは、ディスパッチカグにアーションエントリのAオペランドフィールドはINPUT 0入力信号もよびINPUT 1入力信号のAオペランド等分に対合される。保留ステーションエントリのBオペランドフィールドはINPUT 1入力信号のAオペランド等分に対合される。保留ステーションエントリのBオペランドフィ

ールドはINPUT 0人力信号およびINPUT 1人力信号のBオペランド部分に結合される、保留ステーションエントリの変位フィールドはINPUT 0人力信号を表びINPUT 1人力信号の変位部がに結合される、保留ステーションエントリの所先クプロイールドはINPUT 0人力信号をおよびINPUT 1人力信号の行かグ語がに結合される。保留ステーションエントリの強加オペコード情報(INLS)フィールドはINPUT 0人力信号をよびINPUT 1人力信号のよびエントリの強加オペコード情報 (INLS)フィールドはINLS/ベスを介してINPUT 0人力信号をよびINPUT 1人力信号のINLS部分に結合される。

【0060】保留ステーションエントリのAオペランド上位バイトタグと、中位バイトタグと、下位バイトタグと、なは1NPUT 0入力信号および1NPUT 1入力信号のAタグ語がに結合される。Bオペランド上位バイトタグと、中位バイトタグと、下位バイトタグとは1NPUT 0入力信号および1NPUT 1入力信号のBタグ部がに結合される。保留ステーションエントリのAオペランドタグ本がビットとは1NPUT 1入力信号のBタグ部がに結合される。保留ステーションエントリの原理では1NPUT 1入力信号のAオペランドタグ本がビットとは1NPUT 1入力信号のメデオ効密がた結合される。保留ステーションエントリの原理で少しました。と称るストランド・フェントリの原理で少しまった。と称るストランドントラントのフィーダバッファ114および分岐とクション135から受取った制御情報に基づいてセットされる。

【0061】ロードストアコントローラ182によって 発生したタイプー表信号は、何らかの命令がロードスト 飛龍ルニットに送られたかどうかを決定する、より特 定的には、ロードストアコントローラ182がロードスト ア機能ユニットタイプコードが4つのTADバスのう らの1つに与えられたタイプコードと一致すると判断した場合。ロードストアコントローラ182はINPUT の信号のかめにその特定のディスパッチ位置を選択する。ロードストアコントローラ182がロードストアコントローり182がロードストア 能ユニットタイプコードが4つのTADバスのうちの別 のものによって来よられたタイプコードと一致する 断すれば、ロードストアコントローラ182はINPUT T1信号のためにその特定のディスパッチ位置を選択する。

[0062] 図5を参照して、RSO加算器回路216 は保留ステーション210からアドレス成分を受け、か つ線形アドレス信号をADDR Aおよび有効セグメント アクセス信号を与える。RSO加算器回路216は、論 理アドレス加算器240と総形アドレス加算器242と を含む。論理アドレス加算器240とは論理アドレス直算器 形アドレス加算器242に与える。論理アドレス加算器 240はAオペラシドルチアレクサ24からAオペ シド加算器信号を受け、Bオペラシドマルチアレクウ 246からBオペランド加算器信号を受け、かつ変位マルチプレクサ248から変位加算器信号を受ける。

【0063】オペランドマルチプレクサ回路244は量 ゼロを受けるとともに、保留ステーションエントリ21 OからAオペランドを受け、マルチプレクスされAオペ ランド加算器信号として与えられる値は、ロードストア コントローラ182から受取ったアドレスモード制御情 楊によって決定される。Bオペランドマルチプレクサ回 路246はシフト回路247からスケーリングされたB オペランドを受ける。Bオペランドは、INLSバスを 介して命令デコーダ108から受取ったスケール信号に 基づいてスケーリングされる。Bオペランドマルチプレ クサ回路246はまた、ロードストアコントローラ18 2の制御下で開始アドレスレジスタ249にストアされ る開始アドレスと、以前の誤整列したアクセスから誤整 列したアクセスレジスタ451にストアされる誤整列し たアクセス1アドレスとを受ける。マルチプレクスされ Bオペランド加算器信号として与えられる値はアドレス モード制御情報によって決定される。変位マルチプレク サ回路248は保留ステーションエントリ210から変 位アドレス成分を受ける。変位マルチプレクサ回路24 8はまた、量4、5、-4、および-2を受ける。マル チプレクスされかつ変位加算器信号として与えられる値 はアドレスモード制御情報によって決定される。

【0064】 整列したアクセスロード動作については、 Aオペランドがマルチプレクサ244によって選択さ れ、Bオペランドがマルチプレクサ246によって選択 され、かつ変位が248によって選択される、闘勢列し たアクセスロード動作、つまり倍長語境界を横切るアク セスについては、第1の誤整列したアクセスアドレスが ノーマルロード動作として発生し、かつ加算器240は 誤整列したアクセス1アドレスを発生する。誤整列した アクセス1レジスタ251はこの誤整列したアクセス1 アドレスを保持する。次のクロックサイクルでは、Aオ ペランドマルチプレクサ244によって値0が選択さ れ、Bオペランドマルチプレクサ246によって値4が 選択され、かつマルチプレクサ248によって調整列し たアクセス1アドレスが選択され、こうして加算器24 Oが調整列したアクセス1アドレスに量4を加える。複 数ROP動作、たとえば64ビットロード動作について は、ノーマルロード動作として第1のアクセスアドレス が発生され かつ加算器240は物数ROP開始アドレ スを発生する。開始アドレスレジスタ249はこの開始 アドレスを保持する。第2のROPがアクセスされる場 合、マルチプレクサ248からの開始アドレスと、マル チプレクサ246からの値4とを加えることによって第 2のROPアドレスが形成される。80ビット複数RO P動作については、マルチプレクサ246によって値5 が与えられる。各複数ROP動作は誤整列する場合があ り、この場合は、開始アドレスは誤整列したアクセスア

ドレス1と同じ働きをする。PUSH動作については、動作のアクセスサイズに依存してBオペランドアドレス からある値が減じられる。もしアクセスサイズが倍長器 であれば、値4が減算され、もしアクセスサイズが語で あれば、値4が減算され、もしアクセスサイズが語で あれば、値2が減算される。シフト回路27を削削する スプ、回20グ係数がINLS情報に基づいてロードスト アコントローラ182によって発生する。

【0065】加算器回路216はまた、セグメントディ

スクリプタアレイ250と、リミットチェック回路25 2とを含む。セグメントディスクリプタアレイ250は セグメントリミット信号をリミット回路252に与え、 セグメントベースアドレス信号を加算器回路242に与 える。リミットチェック回路252はまた、論理加算器 240から論理アドレスを受け、かつ論理アドレスがセ グメントディスクリプタアレイ250によって与えられ るリミットで説明されるようなセグメントリミット内で あることを示す有効セグメントアクセス信号を与える。 【0066】加算器回路240は、Aオペランド加算器 信号とBオペランド加算器信号と変位加算器信号とを受 け、これらの信号を加算して論理アドレス信号を与え る。加算器回路242はセグメントディスクリプタアレ イ250から受取ったセグメントベースアドレスを論理 アドレスに加えて線形アドレスを与える。 【0067】RS1加算器218はRS0加算器と同様 であるが、ただしRSO保留ステーションを用いる場合 にのみ整列していないアクセスが実行されるため、RS 1加算器218はマルチプレクサ248を含まない。R S1加算器218中では、変位加算器信号として変位が 直接加算器240に与えられる。さらに、未整列のアク セスは実行されないため、RS1加算器218用のマル チプレクサ246には値4および値5は与えられない。 【0068】図6を参照して、ストアバッファは、Aボ ートマージ回路306およびBポートマージ回路308 とともに、4つのストアバッファエントリSBO 30 0, SB1 301, SB2 302, #\$USB3 303を含む。ポートマージ回路306はデータキャッ シュ150からAポートデータ信号を受け、かつ保留ス テーション回路124の保留ステーションエントリRS OからAポートデータ信号を受け、さらにこれらの信号 をマージしてストアバッファエントリSB0-SB3に マージされたAデータ信号を与える。Bポートマージ回 路308はデータキャッシュ150からBポートデータ 信号を受け、かつ保留ステーション回路124の保留ス テーションエントリRS1からBポートデータ信号を受 け、さらにこれらの信号をマージしてストアバッファエ ントリSBO-SB3にマージされたBデータ信号を与 える。マージ回路306、308を設けることにより、

【0069】たとえば、4バイトDATA A信号のう ちの1バイトが、保留ステーション回路124によって

ステアリング機能が与えられる。

与えられる場合に更新されているかもしれない。この更 新されたバイトは、データキャッシュ150によって与 えられたDATA A信号からの3つの残りのバイトと マージされる。マージ回路306、308は、アクセス サイズ、線形アドレスの最下位2ビット、およびアクセ スが誤整列されたアクセス1であるかまたは誤整列され たアクセス2であるかに基づいて、ロードストアコント ローラ182によって制御される。読出修正書込動作と してストアが行なわれるため、マージ回路306、30 8によって与えられるステアリング機能が可能である。 このステアリング機能を与えることにより、データキャ ッシュ150はデータキャッシュ150へのすべてのア クセスが32ビット倍長語アクセスであるため複雑なス テアリング同路を必要としない。さらに、ストアバッフ ァエントリ中にある情報はすべてデータキャッシュ15 0にストアされる予定の情報を反映しているため、ロー ドストア機能ユニット134がロード転送動作を行かう ことが可能となる。ロード転送動作においては、ストア バッファエントリをアクセスすることによってストアが 実際にデータキャッシュ150中にストアされる前にロ ードが実行されてもよく、ロード転送によりマイクロプ ロセッサのクリティカルなタイミング経路からストア動 作を取除く。

【0070】各ストアバッファエントリはまた、4つの 結果バスから入力信号を受け、保留ステーション124 からADDR Aアドレス信号およびADDR Bアド レス信号を受け、かつ保留ステーション124からTA G Aタグ信号およびTAGRタグ信号を受取るととも に、ロードストアコントローラ182から制御信号を受 取る。これらの制御信号はロード信号およびシフト信号 を含む。さらに、ストアバッファエントリSBOはスト アバッファエントリSB1からの出力を受け、かつスト ア出力をIADバス102に与える。ストアバッファエ ントリSB 1 はストアバッファエントリSB 2から出力 されたストアバッファエントリを受け、かつまたストア バッファエントリSBOから出力されたストアバッファ エントリを受け、さらにストアバッファエントリ出力を SB0に与える。ストアバッファエントリSB2は、ス トアバッファエントリSB3から出力されたストアバッ ファエントリを受け、かつまたストアバッファエントリ SBOおよびSB1からエントリを受け、さらにストア バッファエントリ出力をSB1に与える。ストアバッフ ァSB3は、ストアバッファエントリSB0、SB1お よびSB2から出力されたストアバッファエントリを受 け、かつストアバッファエントリ出力をSB2に与え

【0071】ストアバッファエントリSB1-SB3に 下位ストアバッファエントリからのフィードバックを与 えることにより、ストア転送動作が可能となる。たとえ ば、ストアバッファエントリSB0を上位ストアバッフ ァエントリSB1 - SB3に与えることによって、これ らのストアバッファエントリが同じ搬形アドレスを有す 結場合にSB0 トアバッファエントリと と登組合わせることができる。さらに、ストアバッファ エントリがストアされる場合はエントリに対するあらゆ る修正を含む。ストア転送機能については以下により詳 しく認明する。

[0072] ストア転送により、前のストアがデータキャッシュ150にストアされるまで保留ステーションを作止させることなくシステムが動作できる。 x86アーキテクチャにおいては、かなりの数の連続したバイトのアクセスが発生するため、ストア動作に対するロード動作の従属性を取除くことによって、ロードが行なわれる 速度がストア転送によって大幅に上昇する。

【〇 0 7 3 図7 を参照して、ストアバッファ回路 1 8 0 の各ストアバッファエントリSB 0 - SB 3 はストア ボッファエントリ3 3 9 で説明した情報を含む、ストア バッファエントリ3 3 9 で説明した情報を含む、ストア バッファエントリ3 3 9 は3 2 ピットデータ信料語3 4 ひと、夕が勢か3 4 1 と、3 2 ピット 2 7 2 7 3 4 3 2 と、制算情報部分3 4 4 とを含む、データ信料語3 4 0 は4 つのデータバイト、つまりデータバイトのデータバイトのデータバイトを含む。

【0074】タグ部か341はデータバイト0-3に対 応する4つのバイトタグ部かを含む、バイト0クグ部分 はバイトのタグに (TAG BYTE 0)と、バイトの 制御ビット(B0)と、バイト0タク部分がしい(T V)とを含む、バイト19クがあがしい(T AG BYTE 1)と、バイト1明御ビット(B1)と、バイト19グイオがしいく(T AG BYTE 1)と、バイト1明御ビット(B1)と、バイト2タグ部分は、バイト29が日本6 メイト29が部分は、バイト29が「TAG BYTE 2)と、バイト29 オイカビット(TV)と含む、バイト39が部分は、バイト34が がイト39が(TAG BYTE 3)と、バイト34 側ビット(B0、B1)と、バイト34 がイト34が(TAG BYTE 3)と、バイト34 側ビット(B0、B1)と、バイト34 ボイト34が(TAG BYTE 3)と、バイト34 ボイト34が(TAG BYTE 3)と、ボイト34 ボイト34が(TAG BYTE 3)と、ボイト34 ボイト34、
ボイト34 ボイト34

[0075]バイトタグTAG BYTE 0-3は結果バスからデータバイトつきを別出すためのタナイトのようを別出すためのタナイトのもった。 パイト削削ビットはどの結果パスパイトからデータバイトが別出されるべきかを示す。より特定的には、パイトの削削ビットBのがセットされている場合しいイトの削削ビットBがクリアされていれば、データが結果パスパイトから能送されるべきであり、もしパイトの削削ビットB1がセットされている場合は、結果パスパイトのから能送されるべきであり、もしバイト、削削ビットB1がシリアされていると、データが結果パスパイトトから能送されるべきであり、もしバイト、削削ビットB1がクリアされていると、データが結果パスパイトトから能送されるべきであり、もしバイト、削削ビットB1がクリアされていると、データが結果パスパイト1から高送されるべきであったことを示す。パイト2制削ビットB1がセットされている場合は、結果パスパイト1からデータが振送されるべきであった。

トされている場合は、結果パスパイトりからデータが転送されるべきであることを示し、もしバイト2制削ビットBりおよびB1がクリアされていると、デークは結果パスパイト2から転送されるべきである。バイト3制制ビットB1がセットされる場合は結果パスパイト1から、サークが転送されるべきであることを示し、かつパイト0からデークが転送されるべきであることを示し、なしパイト3制制ビットB0がセットされている場合は結果パスパイト0からデータが転送されるべきであるとを示し、カレバイト3制制ビットB03よびB1がクリアされていると、データは結果パスパイト3から転送されるべきである。バイトクグ有効ビットTVは対応するクグフィールドが存却がイトタグを含むことを示す。

【0076】ストアバッファクグはメモリ中の実際の人 人や位置を示すが、保留ステーションタクではタクと位 置との間には1対1の対応は存在しない、保留ステーションタを無いれば、L9グおよびがタグはストアバッファタグ内の性の場所にマッピングすることができる。有効タグのついた未整例のアクセスはストアについてアの中へは入れてい、未整例のアクセスにストアについては、保留ステーションが年効データを受取るまで特徴し、その後データは2つのストアバッファエントリとしてストアバッファに与えられる。

【0077】制御部分344はストアバッファエントリ 有効ビット (V) と、2ビット未整列アクセス制御信号 (UA)と、書込保護ビット(WB)と、キャッシュ不 可ストアビット (NC)と、入力/出力アクセスビット (IO)と、浮動小数点更新ポインタビット(FP) と、物理アクセスビット (P) と、ロックされたアクセ スピット(L)と、2ビットカラム表示ビット(C1) とを含む、ストアバッファエントリ有効ビットは、特定 のエントリが有効である、つまりこのストアバッファエ ントリ中に何らかの有効な情報がストアされていること を示す。未整列のアクセス制御信号は、未整列のアクセ スのどの部分、つまり第1の部分または第2の部分のど ちらがエントリにストアされるかを示す。キャッシュ不 可ストアピットは、ストアエントリがキャッシュ不可な ためエントリをデータキャッシュ150に書込むことが できないことを示す。I/Oアクセスビットは外部イン タフェースに対して I/Oアクセスが発生していること を示す。物理アクセスビットは、ストアアドレスが物理 アドレスであるため、メモリ管理ユニットが線形-物理 変換をバイパスすべきであることを示し、これはロード ストア機能ユニットがメモリ管理ユニット164のペー ジディレクトリまたはTLBのいずれかを更新している 場合に発生する。ロックされたアクセスビットは、以前 のロードによってロックされているかもしれない外部バ スのロックを外すことを示す。カラム表示信号は、デー タキャッシュの4つのカラムのうちの書込まれつつある 1つを示し、このためストア動作を実行する際にデータ

キャッシュ150中でカラムルックアップを実行する必要がないことを示す。

【0078】図8を参照して、ストアバッファエントリ 回路SB2 302が各ストアバッファエントリ回路の 一例として示される。ストアバッファエントリ回路30 2は、ストアバッファエントリ339のデータバイト0 - 3に対応するストアバッファエントリバイトデータマ ルチプレクサ362, 363, 364, および365 と、ストアバッファエントリ339のタグに対応するス トアバッファエントリタグマルチプレクサ370と、ス トアバッファエントリマルチプレクサ339のアドレス に対応するストアバッファエントリアドレスマルチプレ クサ372とともに、ストアバッファエントリレジスタ 360を含む、ストアバッファエントリ回路302はま た、タグ比較回路374とアドレス比較回路376とを 含む。ストアバッファエントリレジスタ360は、スト アバッファデータエントリレジスタ380と、ストアバ ッファアドレスエントリレジスタ382と、ストアバッ ファタグエントリレジスタ384と、ストアバッファ制 御エントリレジスタ386とを含む。

【0079】ストアバッファエントリレジスク開路36 のは、ストアバッファエントリデータバイトマルチプレ クサ362-365と、タクマルチプレクサ370と、 アドレスマルチプレクサ372とからストアバッファエントリ339を並列に受け、かつストアバッファエントリ339を生みるとジスクである。さらに、ストアバッファチータエントリレジスタ380は、保留ステーシェンミサ可服3220のデータボートねおよびデータボートトロチェア・アドリンエスタ380は、保留ステーシートとデータボートレス・アドリンエスタ380は、保留ステーシーントントプレスティントリンエスタ380は、保留ステーシーントントで振行している。これらのデータバイトはロードストで振信エーット134によるロード 転送場舎の東京子が町能にする次がに来るものたまくもたる。

【0080】バイトマルチプレクサ回路362-365 は、Aマージ回路306、Bマージ回路308、および 4つの結果バスならびにストアバッファエントリ回路S B3、SB0およびSB1からそれぞれバイトを受取 る、バイトマルチプレクサ同路362-365はストア バッファ制御信号によって制御され、これらのストアバ ッファ制御信号は、各ストアバッファエントリ毎の線形 アドレス、および保留ステーション中のエントリからの 線形アドレスの一致に基づいてロードストアコントロー ラ182によって与えられる。結果バスはストアバッフ ァ制御信号によって制御され、これらのストアバッファ 制御信号は特定のバイトについてタグ有効ビットが存在 するかどうかに基づいてロードストアコントローラ18 2によって与えられる。もしタグ有効ビットが特定のバ イトについてセットされると、その特定のバイトは結果 バスをモニタし、かつタグに一致する値を有する結果バ スであればどれでもマルチプレクスする。

【0081】たとえば、バイトマルチプレクサ回路36

2は、Aマージ信号と、Bマージ信号と4つの結果信号 と、ストアバッファエントリSB3、SB0およびSB 1との各々からがトロラータを変数る、ストアバッファ 前側信号に基づいて、バイトマルチプレクサ回路36 2はこれらのデータバイトの1つをストアバッファレジ スク回路360中に保持されるSB2ストアバッファエ ントリとして考える。

【0082】ストアバッファデータレジスタ380にス トアされる各バイトはメモリにストアされているものを 直接反映するため、データバイトをメモリにストアされ ているものに対応させるようにバイトステアリングが設 けられる。バイトステアリングは、バイトマルチプレク サ0 362およびバイトマルチプレクサ1 363に 4つの結果バスバイト 0 および 4 つの結果バスバイト 1 からの入力を並列に与え、バイトマルチプレクサ2 3 64に4つの結果バスバイト0、4つの結果バスバイト 1および4つの結果バスバイト2からの入力を並列に与 またいのバイトマルチプレクサ3 365に4つの結果 バスバイト0、4つの結果バスバイト1および4つの結 果バスバイト3からの入力を並列に与えることによって 設けられる。結果信号のLバイトおよびMバイトはスト アバッファ中のどのバイト位置にも対応し得るため、マ ルチプレクサ2および3 364、365は結果バスバ イトのおよび1を受取る。しかしながら、結果バイト2 はデータバイト2にのみ対応でき、かつ結果バイト3は データバイト3にのみ対応できる。

【0083】アドレスマルチプレクサ372は、保留ス テーション124からADDR A信号とADDR B 信号とを受取り、これらのアドレスのうちの1つを線形 アドレス342としてストアバッファアドレスレジスタ 382に与える、ストアバッファアドレスレジスタ38 2は、ストアバッファエントリ339のアドレス部分3 42をアドレス比較回路372に与え、アドレス比較回 路372はまた保留ステーション124からADDR A信号とADDR B信号とを受取る。アドレス比較回 路372はADDR A信号およびADDR B信号を 各クロックサイクル毎に線形アドレス342と比較す る。ADDR AまたはADDR Bと線形アドレス3 42との間が一致すれば、ロードストアコントローラ1 82は保留ステーション124にストアバッファデータ レジスタ380からデータを読出させ、これはデータキ ャッシュ150の対応するポートではなくてアドレス比 較一致に対応するボートを介して行なわれる。

【0084】タグマルチブレクサ370はストアバッフ ァエントリSBの、SB1およびSB3からタグを受取 。タグマルチブレクサ370はまた保留ステーション エントリのAタグおよびBタグからタグを受取る。タグ バイトはタグレジスタ384に保持され、転送される が、タグレジスタ384は結果バスからタグ入力を受取 らない、結果バスからのタグはタグ削物回路374によ ってモニタされる。もしタグレジスタ384によって保持されるタグが結果バスの1つからのタグと一致すけ 技で、タグ制制回路374は、タグの一致をよえる結果バ スがデータを対応するストアバッファデータレジスタへ 与えるようにバイトマルチプレクサ362-365を制 働する。

【0085】ストアバッファエントリ339の制御部分344はロードストアコントローラ182によってストアバッファ制御レジスタ386に与えられる。

【0086】ストアバッファエントリ回路SBO、SB 1およびSB3の唯一の相違点は、他のストアバッファ エントリから入力信号が与えたれることである。より特 定的には、ストアバッファエントリSB10はストアバッ ファエントリSB1からの出力だけを受取る、ストアバ ファエントリSB1はストアバッファSB0および B2からの出力エントリを要取る。ストアバッファエン トリSB3はストアバッファSBO、SB1およびSB 2からの出力エントリを要取る。ストアバッファエン トリSB3はストアバッファSBO、SB1およびSB 2からの出力エントリを要取る。

【0087】図6 一図8を参照して、ストアバッファ1 80は係属中のストア動作を一時的にストアする。スト アバイトタグを用いることによって、これらの係属中の ストア動作は必ずしも完全なストアデータを有する必要 がない、さらに、ストアバッフェエントリフィードツッ クとともにストアバイトタグを用いることによって、ストアバッファ180はストア派送動作を実行する。さら に、ロード動作はデータキャッシュ150にまだった。 ストアバッファ180はロード転送動作を実行可能である。

【0088】たとえば、係属中の32ビット更新に伴う レジスタの倍長期のストアのためには、各タグ有効ビッ トによって示されるように保留ステーションエントリ中 のバイトタグ0-3が有効である。機能ユニットがスト ア動作用の値を生成しようとしているがまだ生成してい ない場合に、更新が係属中であると呼ぶ。もしキャッシ ュアクセスによってキャッシュヒットが与えられると、 ストア動作は保留ステーションエントリRSOからスト アバッファ回路180へと移る。保留ステーションエン トリのAオペランド 上位バイトタグATAGUは、スト アバッファエントリ中のバイト3およびバイト2タグと して複製される。ATAGLおよびATAGM保留ステ ーションバイトタグは、それぞれストアバッファバイト 0タグおよびバイト1タグとして与えられる。(倍長語 の書込の場合、これらのタグのすべては実際には同一で ある。) バイト制御ビットB O およびB 1 のどちらもセ ットされない。機能ユニットによって結果が利用可能と なると、ストアバッファ180はタグ比較回路374を 用いて各バイトタグを結果バス上に現われるタグと比較 し、かつマルチプレクサ362-365を用いてタグが 一致するときはいつでも結果バスの各バイトからのデー タをゲート入力する。 倍長語のストアの際には各バイト は同時に一致する。

【0089】 極原中の倍長期およびそれに続く同じ倍長 語の1パイトに対する低調中のバイト更新に伴うレジス タへの倍長語の記憶のためには、少なくとも2つのクグ が最終危長語に現むれる、同一のタクがバイト0、2 む よび3について用いられ、かつバイト1については異な るタクが用いられる。この異なるタクに第2のバイトス トアが浄生したことを表わす。より物質的には、第1の 格長器は4つの有効タグとともにストアバッファント リSB1にストアされ、かつバイトストアは新しいタグ がバイト1に位置した状態で上位ストアバッファエント リSB1中にストアされ、一方、バイトの、2 むまり からカインドでは、一次イトの でバイト1 結果を身え、バイト制即ビットを用い でバイトに発来をネテアリングなとに倍長語ストアバッ ファエントリ中へ書込むストア転送が達成される。

【0090】メモリ中のバイト2およびバイト3への係 加中の更新に伴うワードレジスタへのワードストへの めには、BIピットがバイト3中でセットされBOピッ トがバイト2中でセットされた状態でバイト0およびバイ イト」のためのグがバイト2も北で状態でバイト3中へ書込 まれる。このタグが結果バス上に駆動されると、これら のバイトはそれぞれ、このタグに対かする結果バスのバイト イトのおよびバイト1からストアバッファデークングス タ38のと同時に転送される。この例はまた、ストア バッファエントリにストアされる1ワードに対してつ の傾属中のバイト更新が存在する場合に当てはまる。ストアバッファエントリ中の2つのバイトはおそらくは異 なる時間に戻るを結果バスから転送される。

【0091】バイトストアについては、ソースバイトが 上位バイトであるか下位バイトであるかに依存してB1 ビットまたはB0ビットがセットされるタグとしつのバ イトとが取換えられる。このタグが一致すると、結果バ スの示されたバイトからのデータをゲートする。このこ とは依属中の一韻または信長語更新と有するレンスタの バイトストアの場合にも当てはまる。この場合、バス全 体が有効データを含み得るとしても、バイトは結果バス の対応する位置にあることが予想される。

【0092】ストア動作を実行している場合、ストアの 窓出局面でデータキャッシュ150ではなく下位ストア バッファエントりから販送されたデータを受販ることが ある、その結果、ストアバッファ180は既たタグを持っているデータ語の中へタグを増入する。これはなとよ ば1つ以上のバイトが短い時間間隔の間に同一の倍長語 中へ混込まれる場合に発生する。したがって、ストアバ ッファエントリにストアされる情報は、その各々が異な る。動件中には、各タグは結果が天との比較を行ない、 の置いた明的である。 ストアはストアバッファ180の中へタグを書込むこと はできないので、おかしな転送は発生しない。

【0093】ロード動作を実行する場合、ストアバッフ 7180のアドレス比較回路376は、RSのおよびR S1加算器によって与えられる緩形アドレスをストアバ ッファエントリの総形アドレスと比較する。アドレス比 映回路376が与えるヒット傷号が示すように、ロード アドレスとよアバッファエントリの1つにストアされ たアドレスとが一要すると、ロードストアコントローラ 182はロードがメトアに依存していると判断する。も レロードがメトアに依存していると判断する。も レロードがメトアに依存していると判断する。も シェータがメトアにな存していれば、線形アドレスの一 数を与えたストアバッファエントリからのデータが、ア ドレスの一数が与えられたいずれかのボートを介して与 よられる、この解はロードが送動件と呼ばれる。

【0094】図のを参照して、データキャッシュ150 は線形にアドレス指定されたキャッシュである。引用に より振用される「線形アドレス指定可能をマイクロプロ セッヴキャッシュ(Linearly Addressable Ricroproces sor Cache)」と題された同時出際の水国特許出那連続等 号第146、381 号は、データキャッシュ150の総形アド レス機能についての構造および動作をより詳細に説明し ている。

[0095] データキャッシュ150のエントリ400 が示される。データキャッシュ150の各エントリごとに、キャッシュエントリに対応する各級形でドレスのうちの中位でットはキャッシュインデックスを与え、このキャッシュインデックスは縁のダブレイを下いた。大手以上がある。各級形プドレスの上位ビットは、アドレスタグアレイ310から取出された。と級形アドレスの上位ビットは、アドレスタグアレイ310から取出された。と級形アドレスの上位ビットは、アドレストロスタブアレイ310から取出された。と級形アドレスのまでは一次に対している。大手では一次では一次である。大手では一次である。大手では一次である。大手では一次である。データキャッシュ150には常に32 ビットフードの形であるため、これもの最下位ビットはデータキャッシュ150にアウセスする場合には使用されたい

 下に説明する。

【0097】図10を参照すると、総形にアドレス指定 可能なデータキャッシュ150のデータキャッシュ線か タグ階第202とデータキャッシュストアアレイ200 とが示される。データキャッシュ150は4つの2Kバ イトカラムに、つまりカラA0、カラA1、カラA2、 およびカラム3に配列される。データ線形タグ回路20 2は2つの線形アドレスADDR AとADDR B2 を即時に受取り、データストアレイ200は2つの 一夕信号DATA AとDATA B2を同時による。つまりデータキャッシュ150に置にアクセスさ れるデータキャッシュとして作用する。

【0099】練形グ回路202はカラムの一多に対応 する線形ググアレイ450-453を含む。各級形グ アレイは対応する比較回路454-457に結合され る。したがって、データキャッシュ150の名かラムは ストアアレイと、線形タグアレイと、比較国路とを含 む、ストアアレイ430-433、アドレスタグアレイ 450-453、および比較回路454-457はすべ てロードストアセクション134から線形アドレスAD DR A、ADDR Bを致なる

【0100】IADバス102はストアアドレスマルチ プレクサ461を介して各ストアアレイ430-433 に結合されていずれにもストアアドレスを与える。IA Dバス102はまた、各ストアアレイ430-433に 結合されるストアレジスタ460に結合される。IAD バス102によって与えられるストアアドレスは、特定 のカラムを指して特定のバンクを選択するために与えら れ、特定のカラムはカラム選択ビットによって選択さ れ、これらのカラム選択ビットはストアを行なっている ときにストアバッファ180によって与えられるか ま たは再ロードを行なっているときに物理タグ回路162 によって与えられる。ストアのためには、ただ1のバン クがアクセスされる。バンク選択ビット、つまりIAD バス102によって与えられるアドレスのビット2およ びビット3はバンクにアクセスするために用いられる。 再ロードのためには4つのバンクすべてが並列にアクセ スされる。

【0101】 IADバス102はデータをデータキャッ

シュ150のストアアレイ430-433に書込むため に、ストア動作および再ロード動作の両方の動作の間に 使用される。ストア動作を実行するときには、データは 32ビット倍長語の形でストアレジスタ460を介して ストアアレイ430-433に書込まれる。ストアバッ ファの書込のためには、ADDR Bに与えられるIA Dバスアドレスがデータキャッシュ150に入力され る、ADDR BおよびIADアドレスはアドレスマル チプレクサ461によってマルチプレクスされる。

【0102】再ロード動作を行なうときには、データは 128ビットラインでストアアレイ430-433に書 込まれる。ストアレジスタ460は2回の64ビットア クセスでIADバス102から128ビットのデータを 集め、この128ビットが集められた後、ストアレジス タ460はこのデータをストアアレイ430-433に 書込む。再ロードのためには、64ビットが各位相で書 込まれるため、ストアレジスタ460はデータを受取る ために I A D バス 1 0 2 の アドレスラインをマルチプレ クスする。アドレスマルチプレクサ461は、ロウを指 し示すために I A D アドレスを A D D R B アドレス経 路上にマルチプレクスする。データキャッシュストアマ ルチプレクサ460は、ストア動作またはロード動作の どちらが行なわれているのかに基づいてデータキャッシ ュコントローラによって制御される。再ロード動作のた めには、ロードストアコントローラ134はデータキャ ッシュ150のポートAを介して再ロードアドレスを書 込み、このためデータキャッシュ150は再ロードアド レスのためにADDR Aを用いる。

【0103】図11および図12を参照すると、データ キャッシュ150の各ストアアレイは、デュアルポート 動作に関連したオーバーヘッドを必要とせずに、1クロ ックサイクル中に複数のアクセスが可能となるようにバ ンク構成とされる。より特定的には、各ストアアレイは・ 4つのバンク470-473を含み、これらのバンクの 各々は32ビット倍長語データをストアし、各バンクは それぞれのバンクアドレスマルチプレクサ474-47 7を含む。4つのバンクの組合わせによりデータキャッ シュ150の1ラインへのアクセスが与えられる。

【0104】各バンク470-473はそれぞれADD R AまたはADDR Bのいずれかによってアドレス 指定され、これらのアドレスは各バンクアドレスマルチ プレクサ474-477によって与えられる。バンクア ドレスマルチプレクサ474-477はADDR Aお よびADDR Bのバンク選択ビットによって制御され る。各バンクは個々にアドレス指定されるため、1つ以 上のバンクを同時にアクセスし得る。

合、マルチプレクサ474はADDR Aをバンク0に

【0105】たとえば、図11に示されるように、AD DR. Aがパンク Oの1ラインをアドレス指定し、AD DR Bがバンク3の同じラインをアドレス指定する場 与え、かつマルチプレクサ476はADDR Bをバン ク2に与える、ADDR Aによってアドレス指定され たデータ語は、DATA Aデータ経路を介してDAT A Aとしてロード/ストア機能ユニット134に与え られ、ADDR Bによってアドレス指定されたデータ 語は、DATA Bデータ経路を介してDATA Bと してロード/ストア機能ユニット134に与えられる。 【0106】図12からわかるように、ADDR Aお よびADDR Bの両方がバンク 0の同じラインをアド レス指定する場合、このラインとバンクとだけがアクセ スされ、この位置のデータはDATA Aデータ経路お よびDATA Bデータ経路をそれぞれ介してDATA AおよびDATA Bの両方としてロード/ストア機 能ユニット134に与えられる。

【0107】2つのアクセスがバンクは同じだが異なる ラインへのアクセスである場合、データキャッシュコン トローラ190によって1サイクルの間ポートBアクセ スが停止される。局所性が強い命令キャッシュアクセス と比べるとデータキャッシュアクセスは一般にランダム であるため、同じバンクの異なるラインへのポートA、 ポートBのアクセスが発生する頻度は相対的に低い。

【0108】データキャッシュ150へのストアアクセ スはIADバス102を介して行なわれる。ストアの 間、マルチプレクサ474-478は、バンク470-473のうちのどれに32ビットストア倍長語が書込ま れるかを制御するためにストアアクセスを使用する。再 ロードの間、バンク470-473は再ロードデータが ストアレジスタ460中に集められた後に1つの128 ビットラインに書込まれる。

【0109】図2、および図9-図11を参照して、デ ータキャッシュ150の一般的な動作について議論す る。ロード/ストア機能ユニット134がキャッシュ1 50にストアされていないデータ値をリクエストする と、キャッシュミスが発生する。キャッシュミスを検出 すると、リクエストされた値がデータキャッシュ150 のエントリに書込まれる。より特定的には、ロードスト アセクション134はその値についての論理アドレスを 線形アドレスに変換する。この線形アドレスはメモリ管 理スニット164に与えられる。TLB比較回路はこの 値の線形アドレスをメモリ管理ユニットのTLBアレイ の線形タグ部分と照会して、TLBヒットが存在するか どうかを判断する.

【0110】ロードストア機能ユニット134がTLB ヒットがあると判断すると、ロードストア機能ユニット 134はデータを検査してデータがキャッシュ可能かど うかを判断する。もしデータがキャッシュ可能であり、 かつTLBヒットがあれば 対応する物理アドレスの物 理タグが物理タグ回路162の対応するエントリの中へ 書込まれる。データがストアされたアレイカラムに対応 するデータ線形タグアレイ450-453にはTLBア

レイからの線形タグが書込まれる。

[0111] TLBヒットがなければ、TLBアレイは TLBヒットが生じるように、メモリ管理ユニット16 イによって要求された値のアドレスを含むように更新される。その後、物理タグが物理タグ回路162に番込まれた。総形タグが選切な線形タグアレイ450-453に需込まれる。

[0112] その後、ロード/ストア構能ユニット13 4が外部メモリに対してプリフェッチ要求を行ない、 がエモリ中の線形アドレスに対応する物理アドレスにス トアされた値が外部メモリから取出される。この値はス トアアレイ200のバング、ラインさよびカラムにスト アされており、メトアアレイ200は線形タグアレイに ストアされる値の線形タグのライン位置およびカラム位置 置に対応する。総形タグアレイ310中の対応する線形 タグ有効だットおよび有効物理が扱せ、かは、総形タグ に対応するエントリが有効であり、線形タグが有効であ り、かつエントリが有効であり、線形タグが有効であ り、かつエントリが有効であり、線形タグが有効であ り、かつエントリが有効であり、

【0113】ロード/ストア機能ユニット134がこの値についての幾野アドレスを再び要求さと、ロードストアセクショソ134は簡単アドレスを再び形式とを接那下ドレスを接那下ドレスと終那下ドレスと終那アドレスとがより有が制理変数にットがセットされており有が制理変数にットがセットされており有が制理変数にットがセットされているため、機形アドレスとットが発生し、かつデータストアアレイ304の対応するラインにストアされるエントリがロード/ストア機能ユニット134によよられる。ロードストアセクション134によフトリが有効物理変数を有することを示しているため、物理アドレスタク回路162またはTLB回路164のどちららもアクセスの個。

【0114】図1-図10および図13を参照して、ロ ード/ストア機能ユニット134がポートAを介してロ ード動作を実行しており、かつロードされるべきデータ 値がデータキャッシュ150中で利用可能な場合、デー タキャッシュヒットが発生する。より特定的には、周期 1のΦ1の間に加算器240またはRS0加算器216 によって計算されてキャッシュインデックスが発生す る。このキャッシュインデックスは線形アドレスの最下 位11ビットであり、線形アドレス計算の一部として計 算される。このキャッシュインデックス線形アドレスは データキャッシュストアアレイ200の適切なラインお よびバンクにアクセスするために用いられる。適切なラ インおよびバンクにアクセスするときには、加算器24 2によって計算された線形アドレスが線形タグを比較す ることによってストアアレイ200の適切なカラムにア クセスするために使用される。その後、データ値はDA TAAデータ経路を介して保留ステーション回路124 のドライバ回路220に戻される。このデータ値はドライバ回路220によってフォーマット化合れて結果バス のに考えられる。周期1の全20間、リミットチェック 回路252は当該技術分野で周知のように線形アドレス に対してセグメントリミットチェックさはび保護チェック を行なう。アーターでは、アーをでは、アーターでは、アーターでは、アーターでは、アーをでは、アーターでは、アーターでは、アーターでは、アーターでは、アーターでは、アーターでは、アーターでは、アーターでは、アーターでは、アーをでは、アーをでは、アーターでは、アーをでは、アーをでは、アーをでは、アーをでは、アーをでは、アーをでは、アーをで

【0115】ボートAを介してロード動作が実行されている間、対応するロード動作がエトBを介して実行され得る。この対応するロード動作はデータキャッシュアクセスのアドレス発生を行なうために、対応する加算器とともに保留ステーションRS1を用いる。保留ステーションRS1中のエントリについてのデータ値および対応する行法やグは結果がス1上に駆動される。

【0116】図1-図10および図14を参照して、ロード/ストア機能ニエット134によってボート&をしてストア動物が実行されており、かつストアされるなきデータ値がデータキャッシュ150中に既にストアされている場合、データキャッシュとットが発生する。ストアは満出修正書込動作として実行されるため、ストア動作の第1の部分はロード動作と同様である。データ値がロードされた後、ロードされた値はロードされたデータ値を修正するためにストアバッファ回路180に書込まれる。

【0117】より特定的には、周期1のΦ1の間、加算 器240またはRS0加算器216による計算によって キャッシュインデックスが発生される。このキャッシュ インデックスは線形アドレスの最下位11ビットであ り、線形アドレス計算の一部として計算される。このキ ャッシュインデックス線形アドレスはデータキャッシュ ストアアレイ200の適切なラインおよびバンクにアク セスするために用いられる。適切なラインおよびバンク がアクセスされるときには、線形タグを比較することに よってストアアレイ200の適切なカラムにアクセスす るために、加算器242によって計算された線形アドレ スが用いられる。その後、データ値はDATA Aデー タ経路を介して保留ステーション回路124のドライバ 回路220に戻される。このデータ値はドライバ回路2 20によってフォーマット化されて結果バス0に与えら れる。周期1の Φ 2の間、リミットチェック回路252は当該技術分野で周知のように線形アドレスに対してセ グメントリミットチェックおよび保護チェックを行な う。周期2のΦ1の間、データ値および対応する行先タ グがポートAのために結果バス0上に駆動され、かつま たストアバッファ回路180の次に利用可能なエントリ にストアされる。この値はストア動作がリオーダバッフ ァ114からリタイアするまでストアバッファ回路18 0に保持され、ストア動作のリタイアはどの命令も係属 していない場合に発生する。その後、リオーダバッファ

114はロードストアリタイグ信号を用いてロード/ストアコントローラ180に対してストア命令をリタイアできる。つまりストアを実行できるということを示す。ストアはデータ値の状態を実際に修正するため、ストアは疾根に基かっては実行さかず、リオーグパッフトリーインストアの実行を許可する前にストアが実際に次の命であるということがはっきりするまで特徴しなくてはいけない。

[0118] リオーグパッファ114が命令を実行してもよいということを示した後、命令の解除に続いて周期の01の間、デーク値および対応する総形アドレスが1 ADパス102に対して駆動される。この周期の02の 適切なラインおよびパンクに書込まれる。さらに、もし物理タションは、データ値はデータキャンシェストアレイスはかべきであると同せは、データ値は被形下レスに対応できなると同せば、データ値は被形下レスに対応しているであるに可能において外部メモリに書込まれる。IADパス102から後形下ドレスを放っている。

(0 119) 図1 - 図1 0および図15を参照して、ロード/ストア機能ユニット13 4が疲累に基づくロード 防作を実行しており、かつロードされるべきデータ能が データキャッシュ15 0 中で入手できない場合、 仮想に 基づくデータキャッシュミスが発生する。ロード動作の 第10 原開試キャッシュヒットが発生した場合と同じで ある。

(0120]キャッシュ150がアクセスされ、キャッ シュミスが生じた場合、原閉2の間にメモリ管理ニニッ ト164中でTLBがアクセスされ、かつデーク値の物 理アドレスを決定するために物理タグ回路162中で物 理タグがアクセスされる、その後、この物理アドレスは 保援チェックの大にも3連及しないことを確認するため にメモリ管理ユニット164かでチェックされる。次の 周期の間、ボートBアクセスがキャッシュアレイ2010 の同じバンタルのアクセスではない場合、ボートは のキャッシュアクセスを開始する。さらに、このサイク ルの020間、タグバスからのラインのタグ有効じっト 是用いてキャッシュアレイ2010が顕常れる。次の 期間の間、データ値、行先タグおよびステータスが次に利 用可能で活現・バス上に駆動され、かつキャッシュヒット を提出した通常の動作が始まる。

【0121】図1一図10および図16を参郷Uて、キャッシュ用ロードの間、再ロード動作の第1の周期はキャッシュとサッが生じた場合と同じである。しかしながら、キャッシュフトルーラ19のがキャッシュミストは生じたと判断した役は、ロードストア構能ユニット134は、外部メモリを再ロードキャッシュ150にアクセスする前にストアパファ回路186位であり、

2は、データの128ビットすべてがストアレジスタ4 60に書込まれたことをキャッシュ150に対して示す データ使用可能器号(12218)8 を入る。データが 使用可能となりデータキャッシュアレイ200に書込ま れると、保留ステーション回路124のドライバ回路2 20はデータ、 完先タグおよびステータス情報を結果バ ス0上に駆動する。

(01221関17を参照して、誤差列したアクセスに ついては、続く期期の間に2つのアクセスが存在する。 2つのアクセスの各々はキャッシュヒットアクセスと同 してある。各アクセスから原ったデータはドライ/回路 220によって集積される。2つのアクセスが形でし、 データが集積された後、ドライ/回路220は上に述か たようにデータをフォーマット化する。その後、保留ス テーション回路124のドライ/回路220はデーター 行先クグおよびステークス情報を結果パスの上に駆動す る。能差列したアクセスは保留ステーションのを用いる 場合にのみ実行される。たがって、ドライ/回路22 ののRSの加算器およびボート系部分だけが、郵差列し たアクセスの実行に必要な回路を必要とした。

【0123】<u>他の実施例</u> 他の実施例は前掲の特許請求の範囲内である。

(10) 24 月 たとよば、ロードストア機能ユニット1 34はロード機能ユニットとストア機能ユニットとの2 の別個の機能ユニットに分割されてもよい。この実施 例では、これらの機能ユニットの動作は上述とは召同じ であるが、各機能ユニットはそれぞれの保留ステーションを合み得る。 部い娘えれば、ロードセクションはロー に関して結論したように機能するロード保留ステーションを含み、かつストアセクションはストアに関して結論 論したように機能するストア保留ステーションを含む。 「図面の価単な短期日

- 【図1】本発明に従うスーパースカラマイクロプロセッ サのブロック図である。
- 【図2】本発明に従うロード/ストア機能ユニットおよびデータキャッシュのブロック図である。
- 【図3】図2のロード/ストア機能ユニットの保留ステーション回路のブロック図である。
- 【図4】図3の保留ステーション回路のエントリの内容のブロック図である。
- 【図5】図3の保留ステーション回路の加算器回路のブロック図である。
- 【図6】図2のロード/ストア機能ユニットのストアバッファ回路のブロック図である。
- 【図7】図6のストアバッファ回路のエントリの内容の ブロック図である。
- 【図8】図6のストアバッファ回路のストアバッファエントリのブロック図である。
- 【図9】図2のデータキャッシュのエントリのブロック 図である。

【図10】図2のデータキャッシュのストアアレイおよび線形タグアレイのブロック図である。

【図11】図10のストアアレイのバンク構造のブロック図である。

【図12】図10のストアアレイのバンク構造のブロック図である。

【図13】本発明に従うロード動作のタイミング図であ

る。 【図14】本発明に従うストア動作のタイミング図であ


る。 【図15】本発明に従う理論上のアクセス動作の間のデ ータキャッシュミスのタイミング図である。 【図16】本発明に従うデータキャッシュ再ロード動作 のタイミング図である。

【図17】本発明に従う誤整列アクセス動作のタイミング図である。

【符号の説明】

- 100 マイクロプロセッサ
- 124 保留ステーション回路
- 134 ロード/ストア機能ユニット
- 150 データキャッシュ180 ストアバッファ回路
- 182 ロード/ストアコントローラ
- 190 キャッシュコントローラ


[図1]




[図4]


·	v ^おペランド		・オペランド		变位			PTAG		013-F		POLE	
												_	
atequ	v	BTAGE	ŀ	STADL		ATMGU	v	ATAGN	v	ATAGA.	V	٥	

【図2】




【図7】






[図8]



【図11】



【図13】




線形形以計算


世がよう 175-マック 175-マック 175-アック。


1年8隻 1277


【図14】



【図15】







フロントページの続き

(72)発明者 ウィリアム・エム・ジョンソン アメリカ合衆国、78746 テキサス州、オースティン、クリスティー・ドライブ 102 (72)発明者 デイビッド・ビィ・ウィット アメリカ合衆国、78759 テキサス州、オ ースティン、パスファインダー・ドライ ブ、6318 (72)発明者 ミュラリ・チナコング アメリカ合衆国、78746 テキサス州、オ ースティン、スパイグラス・ドライブ 1781、ナンバー・301